精選模擬電路圖講義

（優(yōu)選）模擬電路版圖課件現(xiàn)在是1頁\一共有104頁\編輯于星期二主要內容概述寄生參數匹配噪聲問題現(xiàn)在是2頁\一共有104頁\編輯于星期二6.1概述在模擬電路的版圖設計中，設計規(guī)則不象數字電路一樣重要，但是也可以使用。在高質量的數字電路中，其設計方法通常類似于模擬電路，即所謂的全定制設計方法?，F(xiàn)在是3頁\一共有104頁\編輯于星期二數字技巧和模擬技巧的對比一、規(guī)模不同二、主要目標不同數字電路的目標：優(yōu)化芯片的尺寸和提高集成度模擬電路的目標：優(yōu)化電路的性能、匹配程度、速度和各種功能方面的問題。在模擬電路版圖設計中，性能比尺寸更重要?，F(xiàn)在是4頁\一共有104頁\編輯于星期二數字技巧和模擬技巧的對比三、團隊工作方式不同在模擬集成電路的版圖設計中，團隊溝通更加重要，例如，需要從電路設計者了解電路需要的匹配、屏蔽、特定的器件防止方向等信息。在整個的設計流程中，都要不斷溝通，以保證所設計的版圖不僅功能正確，且性能最優(yōu)?，F(xiàn)在是5頁\一共有104頁\編輯于星期二數字技巧和模擬技巧的對比四、完成進度不同在數字電路設計中，芯片的絕大部分電路往往在開始版圖工作時，就已經完成。而模擬電路則不同，電路設計和版圖設計可能會同時進行?，F(xiàn)在是6頁\一共有104頁\編輯于星期二數字技巧和模擬技巧的對比五、創(chuàng)新要求不同與數字電路不同，模擬電路的版圖設計重復性不多，創(chuàng)新很重要。六、約束條件不同在模擬電路中，版圖設計幾乎沒有什么規(guī)則，最終的目標就是電路的性能。數字版圖設計中的規(guī)則可以選擇，也可以不選擇。現(xiàn)在是7頁\一共有104頁\編輯于星期二數字技巧和模擬技巧的對比七、對電路技術理解程度的要求不同模擬電路版圖設計比數字電路版圖設計更需要了解電路技術。如：電壓、電流及相互關系差分對需要匹配等現(xiàn)在是8頁\一共有104頁\編輯于星期二三個關鍵問題一、問題1：這個電路是做什么用的電路的功能決定了下面的一些關鍵問題：絕緣匹配布局均衡覆蓋保護方法I/O導線的位置器件分割平面布置現(xiàn)在是9頁\一共有104頁\編輯于星期二三個關鍵問題二、問題2a：它需要多大的電流所影響的問題：器件的選擇金屬線尺寸的選擇布置方案現(xiàn)在是10頁\一共有104頁\編輯于星期二三個關鍵問題例如，最小導線寬度的確定：根據工藝手冊（認識工藝規(guī)則）中查到的金屬線的所能承受的最大電流，計算某個器件中所需要的最小線寬?，F(xiàn)在是11頁\一共有104頁\編輯于星期二三個關鍵問題三、問題2b：大電流路徑和小電流路徑在哪電路中的各個部分所需要的電流大小是不同的，因此導線寬度的要求也不同，要根據實際需要進行設計。四、問題3：有哪些匹配要求現(xiàn)在是12頁\一共有104頁\編輯于星期二雙極性模擬電路其規(guī)則比CMOS版圖設計要簡單，主要是器件簡單。對模擬版圖設計者的期望：不要太相信電路設計者?，F(xiàn)在是13頁\一共有104頁\編輯于星期二6.2寄生參數三種主要的寄生參數：寄生電容寄生電阻寄生電感現(xiàn)在是14頁\一共有104頁\編輯于星期二寄生電容各層金屬線之間，以及金屬線與襯底之間，都會產生寄生電容。對于高頻電路，由于要求版圖的電路速度高，電容就會變得越加重要。一、導線長度如果知道某些部分的布線寄生參數要小，實現(xiàn)方法之一就是讓那一部分導線盡量短，以減少重疊?，F(xiàn)在是15頁\一共有104頁\編輯于星期二寄生電容現(xiàn)在是16頁\一共有104頁\編輯于星期二寄生電容二、選擇金屬層一般來說，最關心的寄生電容來自金屬層與襯底之間，因此，一般的經驗是選擇遠離襯底的金屬層走線。但是這個經驗也要與實際情況相結合來使用。還與工藝規(guī)則有關系，比如工藝規(guī)則所規(guī)定的最小線寬，可能會使得高層金屬的電容更大。例子現(xiàn)在是17頁\一共有104頁\編輯于星期二寄生電容現(xiàn)在是18頁\一共有104頁\編輯于星期二寄生電容現(xiàn)在是19頁\一共有104頁\編輯于星期二寄生電容不能僅僅采用普遍適用的方法，也并不是簡單地提倡讓每一樣東西都盡可能短和盡可能小，應該根據電路的功能和可用的工藝來進行選擇?，F(xiàn)在是20頁\一共有104頁\編輯于星期二寄生電容三、金屬疊著金屬在數字電路中，有一些關鍵導線對噪聲非常敏感，如果僅僅依賴工具自動布線，而不加干預，會產生很嚴重的后果。在布線時最好繞過電路模塊，而不是僅僅簡單的在它上面走線。應該讓敏感的信號遠離。因此再次說明了，版圖設計人員在設計版圖時，必須與電路設計人員進行足夠的溝通?，F(xiàn)在是21頁\一共有104頁\編輯于星期二寄生電容現(xiàn)在是22頁\一共有104頁\編輯于星期二寄生電容現(xiàn)在是23頁\一共有104頁\編輯于星期二寄生電容現(xiàn)在是24頁\一共有104頁\編輯于星期二寄生電阻一、計算IR壓降當根據電流計算出來所需要的導線寬度后，還有一項任務就是計算導線的電阻。如果導線電阻過大，會導致過多的電壓損失，在模擬電路中，會產生很嚴重的后果。降低電阻的方法：導線加寬?，F(xiàn)在是25頁\一共有104頁\編輯于星期二寄生電阻現(xiàn)在是26頁\一共有104頁\編輯于星期二寄生電阻二、布線方案針對某一種要求，會有不同的布線方案進行選擇。P88~89的一個例子。經驗：如果一段導線的壓降大于10mv，就應該與電路設計人員進行溝通。為了降低寄生電阻，可以選擇較厚的金屬，其方塊電阻較小?，F(xiàn)在是27頁\一共有104頁\編輯于星期二方塊電阻ohmspersquare，薄層電阻又稱方塊電阻，其定義為正方形的半導體薄層，在電流方向所呈現(xiàn)的電阻，單位為歐姆每方。簡單來說，方塊電阻（SheetResistance）就是指導電材料單位厚度單位面積上的電阻值。簡稱方阻，理想情況下它等于該材料的電阻率除以厚度。方塊電阻有一個特性，即任意大小的正方形邊到邊的電阻都是一樣的，不管邊長是1m還是0.1m，它們的方阻都是一樣，這樣方阻僅與導電膜的厚度和電阻率有關。方塊電阻計算公式：R=ρL/S，ρ為物質的電阻率，單位為歐姆米(Ω.m)，L為長度，單位為米(m)，S為截面積，單位為平方米（m2），長寬相等時，R=ρ/h，h為薄膜厚度。材料的方阻越大，器件的本征電阻越大，從而損耗越大?，F(xiàn)在是28頁\一共有104頁\編輯于星期二寄生電阻現(xiàn)在是29頁\一共有104頁\編輯于星期二寄生電阻現(xiàn)在是30頁\一共有104頁\編輯于星期二寄生電阻現(xiàn)在是31頁\一共有104頁\編輯于星期二寄生電阻現(xiàn)在是32頁\一共有104頁\編輯于星期二寄生電阻并聯(lián)布線：將上下層金屬線重疊起來，形成疊層結構，實際上是幾層金屬線的并聯(lián)，相當于加寬了導線?，F(xiàn)在是33頁\一共有104頁\編輯于星期二寄生電阻現(xiàn)在是34頁\一共有104頁\編輯于星期二寄生電感在高頻電路中，寄生電感不可忽略。利用寄生參數不能依賴寄生參數作為電路的一個成分，因為無法很好的控制它們，通常的誤差可以是正負50%。但是在不關心電路參數的大小，例如只想要一個大電容，可以利用寄生參數來滿足。現(xiàn)在是35頁\一共有104頁\編輯于星期二器件的寄生參數一、CMOS晶體管由阱至襯底的電容由柵極至阱的電容這些寄生參數會使得電路的工作速度變慢?，F(xiàn)在是36頁\一共有104頁\編輯于星期二器件的寄生參數現(xiàn)在是37頁\一共有104頁\編輯于星期二器件的寄生參數一種技術：減少多晶硅的串聯(lián)電阻?？梢酝ㄟ^將多晶硅分成多個“指形”的結構，然后用導線將它們并聯(lián)起來以降低電阻。通過分成多個器件以及源漏共享可以大大減小CMOS晶體管上的寄生參數?，F(xiàn)在是38頁\一共有104頁\編輯于星期二器件的寄生參數二、雙極型晶體管沒有太好的辦法減小參數，因為寄生電容與器件的尺寸關系固定，只能依靠模擬對它們的作用進行掌握。兩個該晶體管不能靠的太近，會引起一個大的電阻?，F(xiàn)在是39頁\一共有104頁\編輯于星期二器件的寄生參數現(xiàn)在是40頁\一共有104頁\編輯于星期二器件的寄生參數三、全定制方案采用某些全定制技術可以將器件做的很小。通常的做法式把幾個較小的器件組合成一個較大的器件，一般都在一個公共的N阱中，可以使得N阱的總面積較小，從而縮小了至襯底的電容?，F(xiàn)在是41頁\一共有104頁\編輯于星期二6.3匹配什么叫做匹配？——平衡我們希望無論是cd播放器還是其它音響,它們相搭檔的器件反應完全一樣。也就是說，其中一個放大器的頻率和幅值能完全符合并跟蹤另一個運放的頻率和幅值響應，達到這一目標的方法之一就是匹配。實現(xiàn)匹配過程中，版圖設計是一個非常重要的環(huán)節(jié)。一個優(yōu)秀的版圖可以大大提升一個設計。現(xiàn)在是42頁\一共有104頁\編輯于星期二版圖的重要性匹配與版圖的關系相當密切，對電路的成敗至關重要。匹配規(guī)則之一：把需要匹配的器件相互靠近放置。避免由于周圍器件環(huán)境的不同而導致匹配器件的工作差異?，F(xiàn)在是43頁\一共有104頁\編輯于星期二版圖的重要性不重復性：兩個完全相同的CAD版圖在被生產出來后，它們的作用和工作可能會差別很大。雖然版圖上的每一樣東西看上去都一樣，但是由于某些原因，就是無法在兩個器件中重復同樣的性質。良好的習慣可以免除某些費力的匹配工作。將版圖設計規(guī)則形成一種習慣?，F(xiàn)在是44頁\一共有104頁\編輯于星期二交流的重要性要了解電路設計者的意圖，知道在什么時候應當在版圖中運用匹配技術。現(xiàn)在是45頁\一共有104頁\編輯于星期二簡單匹配匹配規(guī)則之二：注意周圍器件。（如周圍器件的發(fā)熱等）由于不同方向上制造工藝的誤差，在屏幕上看似相同的圖形可能會有不同的實際尺寸。匹配規(guī)則之三：保持器件的方向一致。現(xiàn)在是46頁\一共有104頁\編輯于星期二簡單匹配現(xiàn)在是47頁\一共有104頁\編輯于星期二簡單匹配當把所有的器件都保持同一方向時，可能由于器件尺寸的原因，使版圖很難實現(xiàn)，此時就應該與電路設計人員交流，找出最不重要的器件，將其轉向或做其他的處理?，F(xiàn)在是48頁\一共有104頁\編輯于星期二簡單匹配匹配規(guī)則之四：與電路設計者交流匹配規(guī)則之五：掩膜設計者不會心靈感應。電路設計者應該清楚他們需要哪些匹配，并讓版圖設計者知道這一點?，F(xiàn)在是49頁\一共有104頁\編輯于星期二根器件方法例如電阻在這里，根部件指的是這樣一個電阻，可以根據這個電阻設計出所有其他的電阻。這樣在工藝過程中，所有電阻的工藝差別將會保持一致?，F(xiàn)在是50頁\一共有104頁\編輯于星期二根器件方法現(xiàn)在是51頁\一共有104頁\編輯于星期二根器件方法例如圖5.2，通常許多人會選擇一個最小的電阻作為根部件，形成圖5.3所示的情況。另外一種做法是采用一個中間值作為根部件，其他的電阻由串聯(lián)和并聯(lián)實現(xiàn)，如圖5.4。這樣做節(jié)省了接觸電阻的總數，而根電阻又較大，所以接觸電阻在總電阻中所占的比例就較小?，F(xiàn)在是52頁\一共有104頁\編輯于星期二根器件方法現(xiàn)在是53頁\一共有104頁\編輯于星期二根器件方法現(xiàn)在是54頁\一共有104頁\編輯于星期二根器件方法匹配規(guī)則之六：選擇一個中間值作為根部件。根部件方法不禁適用于電阻，也適用于任何其他類型的器件。現(xiàn)在是55頁\一共有104頁\編輯于星期二指狀交叉器件通常在電路中有些大堆部件都必須與一個給定的器件匹配，這個器件稱為定義部件。把根部件圍起來，使它處于中間，是解決上述匹配問題的一個非常好的解決方法，也稱為簡單匹配，或者指狀交叉匹配。匹配規(guī)則之七：采用指狀交叉方式現(xiàn)在是56頁\一共有104頁\編輯于星期二指狀交叉器件現(xiàn)在是57頁\一共有104頁\編輯于星期二指狀交叉器件例子：如圖5.6的兩串電阻需要匹配，解決方案是圖5.7，注意其排列方式A1，B3，A2，B2，A3，B1。指狀交叉部件的布線方式可以采用蛇形線，如圖5.8.這種交叉排列技術不僅適用于電阻，也適用于其他任何器件?，F(xiàn)在是58頁\一共有104頁\編輯于星期二指狀交叉器件現(xiàn)在是59頁\一共有104頁\編輯于星期二指狀交叉器件現(xiàn)在是60頁\一共有104頁\編輯于星期二指狀交叉器件現(xiàn)在是61頁\一共有104頁\編輯于星期二虛設器件在圖5.8中，邊上的期間A1和B1的外邊不再有器件，這也會造成不一致，因為在進行刻蝕時，邊上的器件會被刻蝕的重一些，從而使它們比中間的器件要窄。如圖5.9。現(xiàn)在是62頁\一共有104頁\編輯于星期二虛設器件現(xiàn)在是63頁\一共有104頁\編輯于星期二虛設器件解決方法：在邊上加虛設器件。如圖5.10和5.11。匹配規(guī)則之八：用虛設器件圍起來?，F(xiàn)在是64頁\一共有104頁\編輯于星期二虛設器件現(xiàn)在是65頁\一共有104頁\編輯于星期二虛設器件現(xiàn)在是66頁\一共有104頁\編輯于星期二共心將器件圍繞一個公共的中心點放置，稱為共心布置。甚至把器件在一條直線上對稱放置也可以看做是共心技術。共心技術對減少在集成電路中存在的熱或工藝的線性梯度影響非常有效。圖5.12和圖5.13：共心布置的一些例子現(xiàn)在是67頁\一共有104頁\編輯于星期二共心一、四方交叉把一個器件分為兩半，然后把他們成對角線放置。這種特殊的工薪技術稱為四方交叉。如電路圖5.14中的兩個晶體管需要高度匹配，可以講它們采用四方交叉技術，設計成如圖5.15所示的模式?，F(xiàn)在是68頁\一共有104頁\編輯于星期二共心現(xiàn)在是69頁\一共有104頁\編輯于星期二共心現(xiàn)在是70頁\一共有104頁\編輯于星期二共心匹配規(guī)則之九：將成對器件四方交叉當需要匹配時，需要記住，要讓每一樣東西看起來都完全一樣，可能會有一些不必要的重疊，如圖5.16現(xiàn)在是71頁\一共有104頁\編輯于星期二共心現(xiàn)在是72頁\一共有104頁\編輯于星期二共心經濟性四方交叉，或稱為A-B-B-A線性形式。如圖5.17，其中也有一些不必要的重疊，是為了使布線上的寄生參數相匹配?，F(xiàn)在是73頁\一共有104頁\編輯于星期二共心現(xiàn)在是74頁\一共有104頁\編輯于星期二共心匹配規(guī)則之十：使布線上的寄生參數匹配對稱性是器件匹配中要考慮的問題。尤其在高頻電路版圖中，如果希望使寄生參數匹配，就必須在一條對稱軸的兩邊布置功能塊。如圖5.18和圖5.19匹配規(guī)則之十一：使每一樣東西都對稱現(xiàn)在是75頁\一共有104頁\編輯于星期二共心現(xiàn)在是76頁\一共有104頁\編輯于星期二共心現(xiàn)在是77頁\一共有104頁\編輯于星期二匹配信號路徑一種需要高度匹配的電路技術就是所謂的差分邏輯。只要涉及到差分問題，就要特別注意匹配問題。兩條導線并排排列，每條導線傳遞同樣的信息，但信息的狀態(tài)相反。在差分邏輯中，每個信號由兩條導線，這兩條導線上的兩個信號之間的差別就是邏輯狀態(tài)。如圖5.21，A和B分別是差分邏輯中的兩個信號，B-A決定了差分邏輯狀態(tài)?，F(xiàn)在是78頁\一共有104頁\編輯于星期二匹配信號路徑現(xiàn)在是79頁\一共有104頁\編輯于星期二匹配信號路徑因此，為了使差分邏輯能很好的工作，必須使版圖中的兩個信號線長度匹配，其寄生參數也匹配，時間常數一致，這樣才能在圖5.22中的B端看到兩個輸入信號在同一時間上升和下降。差分邏輯依賴于完全一致的布線。圖5.24差的匹配，所導致的的信號波形如圖5.25所示。匹配規(guī)則之十二：使差分布線一致現(xiàn)在是80頁\一共有104頁\編輯于星期二匹配信號路徑現(xiàn)在是81頁\一共有104頁\編輯于星期二匹配信號路徑現(xiàn)在是82頁\一共有104頁\編輯于星期二匹配信號路徑現(xiàn)在是83頁\一共有104頁\編輯于星期二器件尺寸的選擇匹配規(guī)則之十三：使器件的寬度一致，比如電阻。需要匹配的器件選擇一個統(tǒng)一的合理的尺寸，使電阻的寬度一致，只改變長度。匹配規(guī)則之十四：采用較大的器件。這樣可以減少工藝偏差的影響。經驗之談：電阻的最小寬度為5um，最小長度為10um現(xiàn)在是84頁\一共有104頁\編輯于星期二6.4噪聲問題由于模擬電路和數字電路是在非常不同的噪聲電平上工作，所以混合信號電路的噪聲問題最多。在數字電路中，每當邏輯狀態(tài)改變時，F(xiàn)ET門的電容就充電或放點一次。這一充放電電流通過晶體管流至軌線就會引起另一個電流脈沖。在模擬電路中，有時需要接收一個非常小的信號，然后用很多放大器對其進行放大，但同時也放大了一些不必要的噪聲。模擬電路的輸出也會對輸入信號形成噪聲干擾?，F(xiàn)在是85頁\一共有104頁\編輯于星期二利用常識解決噪聲的方法一、調小音量（減小信號擺幅）使得觸發(fā)器發(fā)生切換時，具有較小的能量交換。混合芯片中，最主要的噪聲來源是數字信號。二、讓搖滾樂隊搬進他們自己的屋里將產生噪聲的電路部分隔離起來?，F(xiàn)在是86頁\一共有104頁\編輯于星期二利用常識解決噪聲的方法隔離的方法有很多種，其中之一是用一大圈接地的襯底接觸把整個模塊圍起來。而襯底接觸的尺寸要選擇較大的。接地的導線也應該選擇導電良好的粗大導線，不要使用很細的導線。保護環(huán)或保護帶，作用都是為了屏蔽噪聲。現(xiàn)在是87頁\一共有104頁\編輯于星期二利用常識解決噪聲的方法現(xiàn)在是88頁\一共有104頁\編輯于星期二利用常識解決噪聲的方法三、回到自己的屋里將受保護的電路模塊也放到保護環(huán)之內，所謂的雙重隔離。保護帶應該嚴密（把窗子關好）現(xiàn)在是89頁\一共有104頁\編輯于星期二利用常識解決噪聲的方法四、安排時序將噪聲電路和受保護電路的操作時間錯開。這是電路設計的一個手段，但是版圖設計人員可以在必要的時候提出建議。如圖6.6現(xiàn)在是90頁\一共有104頁\編輯于星期二利用常識解決