《電子技術(shù)基礎(chǔ)》課件9-2

第9章:時(shí)序邏輯電路

時(shí)序邏輯電路（sequentiallogic）觸發(fā)器（flip-flop）

寄存器（registers）計(jì)數(shù)器（counters）§9.3-1數(shù)碼寄存器（registers）

用來(lái)存儲(chǔ)一組二進(jìn)制代碼的同步時(shí)序電路稱為寄存器；一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，用n個(gè)觸發(fā)器就可以組成能存儲(chǔ)n位二進(jìn)制代碼的寄存器；一般寄存器都是借助時(shí)鐘脈沖將數(shù)據(jù)存放到觸發(fā)器中，因而寄存器由觸發(fā)器和控制門電路組成；寄存器分為兩大類：

數(shù)碼寄存器：僅僅具有接收、存儲(chǔ)、輸出、清除數(shù)碼功能。

又分為雙拍接收和單拍接收兩種類型；

移位寄存器：除了具有存儲(chǔ)數(shù)碼的功能外，還可以在時(shí)鐘脈沖的作用下，將其存儲(chǔ)的數(shù)碼進(jìn)行逐次左移或右移。

又分為單向移位寄存器和雙向移位寄存器。9.3寄存器

由4個(gè)基本RS觸發(fā)器和4個(gè)與非門組成的

4位數(shù)碼寄存器第一節(jié)拍：清零接收數(shù)碼前，用一個(gè)負(fù)脈沖將所有觸發(fā)器清零；第二節(jié)拍：接收數(shù)碼用一個(gè)接收正脈沖打開所有的與非門，數(shù)據(jù)為1的數(shù)碼將對(duì)應(yīng)的觸發(fā)器置1；數(shù)據(jù)為的數(shù)碼對(duì)應(yīng)的觸發(fā)器狀態(tài)不變，仍為0。

第二節(jié)拍時(shí)，各觸發(fā)器的狀態(tài)只能由0變?yōu)?，而不能由1變?yōu)?

并行輸入、并行輸出雙拍接收方式的數(shù)碼寄存器

QFF3RS&&&&Q3Q2Q1Q0D3D2D1D0輸入輸出接收清零9.3寄存器

QFF2RS

QFF1RS

QFF0RS

由4個(gè)基本RS觸發(fā)器和8個(gè)與非門組成的4位數(shù)碼寄存器；寄存器工作時(shí)，不需要清零，一個(gè)節(jié)拍時(shí)間，用一個(gè)接收正脈沖就可以將數(shù)據(jù)寫入寄存器；每一位寄存器實(shí)際就是由基本RS觸發(fā)器和相應(yīng)的控制門組成的D觸發(fā)器：

并行輸入、并行輸出

單拍接收方式的數(shù)碼寄存器&CP&&&&&&&9.3寄存器

QFF3RS

QFF2RS

QFF1RS

QFF0RSQ3Q2Q1Q0D3D2D1D0

由D觸發(fā)器組成的單拍接收數(shù)碼寄存器9.3寄存器寄存§9.3-2移位寄存器（shiftregisters）

單向移位寄存器每個(gè)觸發(fā)器的輸出端Q依次接到下一個(gè)觸發(fā)器的輸入D；在時(shí)鐘脈沖的作用下，各個(gè)觸發(fā)器的狀態(tài)都右移給下一個(gè)觸發(fā)器；串行輸入，串行、并行輸出9.3寄存器串行輸入串行輸出并行輸出清零移位控制

單向移位寄存器CP輸入Q0Q1Q2Q301234D3D2D1D000000D3000D2D300D1D2D30D0D1D2D312345678CP輸入Q0Q1Q2Q3101111010119.3寄存器狀態(tài)方程時(shí)序圖單向移位寄存器CP串行輸入串行輸出并行輸出Q0Q1Q2Q3&&&&D0D1D2D3并行輸入9.3寄存器

雙向移位寄存器數(shù)碼既可以左移，也可以右移，由控制端X控制。

X=1時(shí)：與或非門左邊的門打開，右邊門封鎖，使得左邊觸發(fā)器的/Q端經(jīng)與或非門反相后加到右邊觸發(fā)器的D端，數(shù)碼右移；

X=0時(shí)：與或非門右邊的門打開，左邊門封鎖，使得右邊觸發(fā)器的/Q端經(jīng)與或非門反相后加到左邊觸發(fā)器的D端，數(shù)碼左移；CP右移輸入Q0Q1Q2Q3

XX=1：右移X=0：左移左移輸入9.3寄存器§9.3-3寄存器的應(yīng)用集成寄存器74LS175:quadDflip-flopswithclear

74LS165:8-bitparallelinserialoutshiftregister

DS:serialinput/PL:parallelloadCP1:clockCP2:clockinhibit74LS194:4-bitbidirectionaluniversal

shiftregister

SL:serialleftinputSR:serialrightinputS0,S1:modeselect:

S0=S1=1:parallelloadS0=1,S1=0:rightshift;S0=0,S1=1:leftshift9.3寄存器

數(shù)據(jù)的串/并、并/串轉(zhuǎn)換：

兩片74LS194級(jí)連構(gòu)成8位雙向移位寄存器右移串行輸入左移串行輸入S1S0/CLRCLK并行數(shù)據(jù)輸入并行數(shù)據(jù)輸出右移串行輸出左移串行輸出9.3寄存器

循環(huán)彩燈：兩片74LS194首尾級(jí)連構(gòu)成8位循壞右移寄存器S1S0/CLRCLKD0D1D2D3D4D5D6