Altera推出第二代DSP Builder工具8.0-新品速遞_第1頁
Altera推出第二代DSP Builder工具8.0-新品速遞_第2頁
Altera推出第二代DSP Builder工具8.0-新品速遞_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

精品文檔-下載后可編輯Altera推出第二代DSPBuilder工具8.0。-新品速遞

Altera公司發(fā)布具有第二代模型綜合技術(shù)的DSPBuilder工具8.0。該技術(shù)使DSP設(shè)計(jì)人員次能夠自動(dòng)生成基于Simulink設(shè)計(jì)描述的時(shí)序優(yōu)化RTL代碼。借助這一新的DSPBuilder,設(shè)計(jì)人員在幾分鐘內(nèi)就可以實(shí)現(xiàn)接近峰值FPGA性能的高性能設(shè)計(jì)。和手動(dòng)優(yōu)化HDL代碼需要數(shù)小時(shí)甚至數(shù)天時(shí)間相比,這大大提高了效能。

   Altera軟件、嵌入式和DSP市場(chǎng)總監(jiān)ChrisBalough表示,“Altera一直在為FPGA設(shè)計(jì)效能設(shè)置標(biāo)準(zhǔn),包括高性能DSP設(shè)計(jì)。DSPBuilder 8.0中包含的創(chuàng)新綜合技術(shù)實(shí)現(xiàn)了時(shí)序推動(dòng)的FPGA實(shí)施環(huán)境,幫助設(shè)計(jì)人員通過簡(jiǎn)單的點(diǎn)擊獲得他們需要的系統(tǒng)性能——效能提高了一個(gè)數(shù)量級(jí)?!?/p>

   設(shè)計(jì)無線基站多載波、多天線RF處理等實(shí)際應(yīng)用中的多通道信號(hào)處理數(shù)據(jù)通路時(shí),新的DSPBuilder第二代綜合技術(shù)極大地提高了效能。DSPBuilder工具自動(dòng)加入流水線級(jí)和寄存器,通過時(shí)分復(fù)用生成高度優(yōu)化的功能設(shè)計(jì),例如數(shù)字上變頻(DUC)、下變頻(DDC)、峰值因子抑制(CFR)和數(shù)字預(yù)失真(DPD)等。這大大提高了效能,使用戶能夠迅速完成系統(tǒng)級(jí)設(shè)計(jì),針對(duì)載波帶寬、載波數(shù)、天線和分區(qū)變化輕松調(diào)整設(shè)計(jì)。DSPBuilder8.0提供了多天線、多載波WiMAX和WCDMADUC設(shè)計(jì)實(shí)例,以及DDC設(shè)計(jì)等。

TheMathWorks信號(hào)處理和通信市場(chǎng)總監(jiān)KenKarnofsky評(píng)論說:“DSPBuilder是第二代基于模型的綜合技術(shù),在設(shè)計(jì)高性能DSP時(shí),客戶可以借助該技術(shù)使用Simulink作為建模、仿真和實(shí)施環(huán)境。該技術(shù)大大提高了數(shù)字信號(hào)處理(DigitalSignalProcessing,簡(jiǎn)稱DSP)是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。20世紀(jì)60年代以來,隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展,數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。數(shù)字信號(hào)處理是一種通過使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息,來處理現(xiàn)實(shí)信號(hào)的方法,這些信號(hào)由數(shù)字序列表示。在過去的二十多年時(shí)間里,數(shù)字信號(hào)處理已經(jīng)在通信等領(lǐng)域得到極為廣泛的應(yīng)用。德州儀器、Freescale等半導(dǎo)體廠商在這一領(lǐng)域擁有很強(qiáng)的實(shí)力。設(shè)計(jì)人員在AlteraFPGA上實(shí)現(xiàn)DSP功能時(shí)的效能。”

DSPBuilder簡(jiǎn)介

DSPBuilder是在高性能FPGA平臺(tái)中迅速高效實(shí)現(xiàn)Simulink設(shè)計(jì)的前沿綜合技術(shù)。AlteraDSPBuilder讀取使用DSPBuilder/MegaCore?模塊構(gòu)建的Simulink模型文件,生成VHDL文件和命令行(Tcl)腳本進(jìn)行綜合、硬件實(shí)施和仿真。該技術(shù)在算法友好的開發(fā)環(huán)境中建立DSP設(shè)計(jì)硬件描述,從而縮短了DSP設(shè)計(jì)周期。

Altera簡(jiǎn)介

Altera的可編程解決方案幫助系統(tǒng)和半導(dǎo)體公司快速高效地實(shí)現(xiàn)創(chuàng)新,突出產(chǎn)品優(yōu)勢(shì),贏得市場(chǎng)競(jìng)爭(zhēng)。自二十年前發(fā)明世界上個(gè)可編程邏輯器件開始,Altera公司(NASDAQ:ALTR)秉承了創(chuàng)新的傳統(tǒng),是世界上“可編程芯片系統(tǒng)”(SOPC)解決方案倡導(dǎo)者。Altera結(jié)合帶有軟件工具的可編程邏輯技術(shù)、知識(shí)產(chǎn)權(quán)(IP)和技術(shù)服務(wù),在世界范圍內(nèi)為14,000多個(gè)客戶提供高質(zhì)量的可編程解決方案。我們新產(chǎn)品系列將可編程邏輯的內(nèi)在優(yōu)勢(shì)——靈活性、產(chǎn)品及時(shí)面市——和更性能以及集成化結(jié)合在一起,專為滿足當(dāng)今大范圍的系統(tǒng)需求而開發(fā)設(shè)計(jì)。

 &

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論