CMOS模擬集成電路設(shè)計-ch9運(yùn)算放大器2-筒套式、折疊式運(yùn)放

CMOS模擬集成電路設(shè)計_ch9運(yùn)算放大器2——筒套式、折疊式運(yùn)放第一頁，共24頁。典型的運(yùn)放結(jié)構(gòu)和種類筒套式共源共柵運(yùn)算放大器折疊式共源共柵運(yùn)算放大器高增益運(yùn)算放大器軌對軌運(yùn)算放大器全差動運(yùn)算放大器第二頁，共24頁。筒套式共源共柵運(yùn)算放大器 telescopiccascode第三頁，共24頁。共源共柵運(yùn)放的ICMR保證所有晶體管均處于飽和區(qū)輸入下限：Vin,min=VCSS+VGS2=Vdsat+Vth2+Vdsat2輸入上限：Vin,max=Vb-|VGS4|+Vth2Vb越大，輸入共模電平擺幅越大第四頁，共24頁。單端輸出共源共柵運(yùn)放的輸出范圍輸出下限：Vout,min=Vb-Vth4輸出上限：Vout,max=VDD-|Vth7|-2VdsatVb越小，輸出擺幅越大輸出擺幅的最大值為VDD-|Vth7|-5Vdsat第五頁，共24頁。雙端輸出共源共柵運(yùn)放的輸出范圍輸出下限：Vout,min=Vb1-Vth4輸出上限：Vout,max=Vb2+Vth5Vb2越大，輸出擺幅越大Vb1越小，輸出擺幅越大輸出擺幅的最大值為2(VDD-5Vdsat)第六頁，共24頁。單位增益放大器第七頁，共24頁。筒套式共源共柵運(yùn)放的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：高增益，較低功耗，較好的頻率特性、噪聲特性缺點(diǎn)：輸入擺幅、輸出擺幅小不宜用做單位增益緩沖器輸出擺幅很小第八頁，共24頁。寬擺幅的單端輸出共源共柵運(yùn)放實(shí)際電路中，b結(jié)構(gòu)（寬擺幅）被廣泛采用第九頁，共24頁。寬擺幅的單端輸出共源共柵運(yùn)放輸出擺幅的最大值為(VDD-5Vdsat)第十頁，共24頁。筒套式共源共柵運(yùn)算放大器的穩(wěn)定性因此筒套式共源共柵運(yùn)算放大器一般不需要相位補(bǔ)償?shù)谑豁?，?4頁。為了解決擺幅小的缺點(diǎn)，可以級聯(lián)一個共源放大器第十二頁，共24頁。三級共源共柵運(yùn)算放大器缺點(diǎn)：輸出擺幅受到限制太大，所以一般不會采用三級以上的共源共柵結(jié)構(gòu)第十三頁，共24頁。全差分共源共柵運(yùn)放的設(shè)計(1)第十四頁，共24頁。全差分共源共柵運(yùn)放的設(shè)計(2)除去單端的擺幅1.5V，還剩1.5V可供晶體管分配：選擇多大的電流（功耗），主要出于速度方面的考慮）第十五頁，共24頁。全差分共源共柵運(yùn)放的設(shè)計(3)第十六頁，共24頁。全差分共源共柵運(yùn)放的設(shè)計(4)電路對速度和噪聲的要求使電流不能任意減小，因此增大增益的主要辦法就是增加管子的尺寸。由于PMOS的ro較小，所以主要增大P管的L，適當(dāng)調(diào)整過飽和電壓的分配即可達(dá)到要求第十七頁，共24頁。典型的運(yùn)放結(jié)構(gòu)和種類筒套式共源共柵運(yùn)算放大器折疊式共源共柵運(yùn)算放大器高增益運(yùn)算放大器軌對軌運(yùn)算放大器全差動運(yùn)算放大器第十八頁，共24頁。折疊共源共柵放大器Rout較小，因此折疊式的電壓增益較小 foldedcascode第十九頁，共24頁。折疊共源共柵差分對折疊式的功耗更大第二十頁，共24頁。折疊共源共柵結(jié)構(gòu)中折疊點(diǎn)對應(yīng)的極點(diǎn)電容增加，頻率特性變差第二十一頁，共24頁。折疊式共源共柵運(yùn)算放大器優(yōu)點(diǎn)：輸入、輸出擺幅比筒套式大！第二十二頁，共24頁。折疊共源共柵運(yùn)放可以