版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
第26講組合邏輯電路第一頁,共63頁。第九次作業(yè)參考答案第二頁,共63頁。第三頁,共63頁。第四頁,共63頁。第五頁,共63頁。第六頁,共63頁。第七頁,共63頁。第八頁,共63頁?;仡橳TL門電路共射極放大電路=反相器輸出級T3、D、T4和Rc4構成推拉式的輸出級。用于提高開關速度和帶負載能力。中間級T2和電阻Rc2、Re2組成,從T2的集電結和發(fā)射極同時輸出兩個相位相反的信號,作為T3和T4輸出級的驅(qū)動信號;
Rb1
4kW
Rc2
1.6kW
Rc4
130W
T4
D
T2
T1
+
–
vI
T3
+
–
vO
負載
Re2
1KW
VCC(5V)
輸入級
中間級輸出級
輸入級T1和電阻Rb1組成。用于提高電路的開關速度第九頁,共63頁。回顧TTL門電路TTL與非門電路多發(fā)射極BJT
T1e
e
bc
eeb
cA&
BAL=B第十頁,共63頁?;仡橳TLOC門電路vOHvOL兩個與非門分別輸出高低電平時,邏輯門輸出級損壞R4VD1V4R4VD1V4R1R2R3VD4V1V2V3YAUCC5VBCVD2BYCA&第十一頁,共63頁。E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(1)電路圖4.三態(tài)輸出“與非”門電路第十二頁,共63頁。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)工作原理①
控制端E=0時的工作情況:01截止當控制端為高電平“0”時,實現(xiàn)正常的“與非”邏輯關系
Y=A?B第十三頁,共63頁。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE②
控制端E=1時的工作情況:01導通截止截止高阻態(tài)1V1V當控制端為低電平“1”時,輸出Y處于開路狀態(tài),也稱為高阻狀態(tài)。第十四頁,共63頁。&ABFGEN符號功能表(3)三態(tài)門的符號及功能表符號功能表使能端高電平起作用使能端低電平起作用A&BFENG第十五頁,共63頁。高阻態(tài)
1)同一條線上分時傳送數(shù)據(jù),工作原理:(以兩路輸入為例)2)實現(xiàn)數(shù)據(jù)的雙向傳輸1工作Y=A傳輸結果ENG1G2EN1EN2總線傳遞Y1路數(shù)據(jù)Y2路數(shù)據(jù)01100A=Y1EN1ENAY11EN2ENBY2總線ENAG11ENENG2Y工作原理工作高阻態(tài)(4)三態(tài)門的應用1EN其連線方式稱為“總線結構”
第十六頁,共63頁。
MOS場效用管集成電路雖然出現(xiàn)較晚,但由于具有制造工藝簡單、集成度高、功耗低、抗干擾能力強等優(yōu)點,所以發(fā)展很快,更便于向大規(guī)模集成電路發(fā)展。它的主要缺點是工作速度較低。
如果MOS集成門電路只用N溝道(或P溝道)制成的,就簡稱為NMOS(或PMOS)電路。如果同時采用性能相同、導電極性相反的兩種MOS管構成的電路,稱為互補對稱MOS電路,簡稱CMOS。我們主要討論CMOS門電路。6.2.2CMOS門電路第十七頁,共63頁。MOS開關及其等效電路:MOS管工作在可變電阻區(qū),輸出低電平:MOS管截止,輸出高電平當υI
<VT當υI
>VT負載管驅(qū)動管第十八頁,共63頁。驅(qū)動管為NMOS管,負載管為PMOS管,兩管柵極相聯(lián)引出輸入端A,兩管漏極相聯(lián)引出輸出端Y。二者聯(lián)成互補(Complementary)對稱結構。1.CMOS“非”門(1)電路結構及特點(2)狀態(tài)組合A=0時,V2導通,V1截止,Y=1Y與A滿足非邏輯關系。A=1時,V1導通,V2截止,Y=0+UDDAYV2V1
UDD一般選擇2.4—5V。電路工作時,兩個管子不會同時導通,總是一個導通,一個截止。V1作為開關管(驅(qū)動管),
V2為V1的負載,故稱負載管。
第十九頁,共63頁。2.CMOS“與非”門1)電路結構及特點電路只有當V1與V2同時導通,Y=0,只要有一個截止,則Y=1。用真值表解釋驅(qū)動管V1、V2串聯(lián),負載管V3、V4并聯(lián)。V1與V3、V2與V4分別聯(lián)成互補結構,即一個導通,一個截止。2)邏輯狀態(tài)+UDDAYV2V1BV3V4ABY000110111110第二十頁,共63頁。3CMOS“或非”門1)電路結構特點驅(qū)動管V1、V2并聯(lián),負載管V3、V4串聯(lián)。V1與V3、V2與V4分別聯(lián)成互補結構,即一個導通,一個截止。2)邏輯狀態(tài)ABY000110111000電路只有當V3與V4同時導通,Y=1,只要有一個截止,則Y=0。用真值表解釋+UDDBYV2V1AV3V4第二十一頁,共63頁?;鹃T電路的功能特點與門有0出0,全1出1或門有1出1,全0出0與非門有0出1,全1出0或非門有1出0,全0出1同或門相同出1異或門相異出1OC門可以線與三態(tài)門輸出有0、1、高阻三態(tài)第二十二頁,共63頁。6.2.3閑置端及其處理1.二極管與門及或門電路有“0”出“0”,全“1”出“1”?!芭c”門電路“或”門電路有“1”出“1”,全“0”出“0”下面以二極管組成的“與”、“非”電路為例來介紹應用中的閑置端的處理。VD3VD1VD2RYABCVD3VD1VD2RUCC(5V)YABC第二十三頁,共63頁。2.閑置的處理BYCA&BYCA≥1Y=ABY=A+B可見,以上選擇的邏輯門多了一個輸入端沒有利用,故稱閑置端,要使它不影響輸出與其余輸入端的邏輯關系,就必須適當?shù)奶幚怼?/p>
所謂閑置就是沒有利用的端,就其物理過程來講,輸入端閑置意味著該支電流為零。1)閑置及其含義第二十四頁,共63頁。不難知道只有在“與門”的閑置端置“1”或懸空;“或門”的閑置端置“0”或懸空,均可使該支路二極管電流為零。2)閑置端的處理D3D1D2RVCC(5V)YABCD3D1D2RYABC以上結果表明,“與門”懸空相當于置“1”;“或門”懸空相當于置“0”。要使二極管電流為零,則二極管必須反偏,對“與門”和“或門”需采用不同的處理方法。第二十五頁,共63頁。思考題填空題1.TTL三態(tài)門的輸出有三種狀態(tài):高電平、低電平和
狀態(tài)。
高阻2.如圖電路,當C端輸入邏輯“1”時,輸出端F的狀態(tài)為
。
高阻態(tài)第二十六頁,共63頁。6.3組合邏輯電路的分析與設計方法數(shù)字系統(tǒng)中常用的數(shù)字部件,就其結構和工作原理而言可分為兩大類,即組合邏輯電路和時序邏輯電路。在任何時刻,輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合,而與先前(歷史)狀態(tài)無關的邏輯電路稱為組合邏輯電路。已知邏輯圖(由邏輯門組成的圖)求邏輯功能的過程,稱電路分析;根據(jù)邏輯函數(shù)求邏輯電路的過程,稱電路設計。X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出第二十七頁,共63頁。已知邏輯圖(由邏輯門組成的圖)→寫出邏輯式→變換或化簡(求最小項表達式)→列邏輯狀態(tài)表→分析邏輯功能。6.3.1組合邏輯電路分析1.任務組合邏輯電路分析的目的是確定已知電路的邏輯功能。其步驟為:2.舉例(1)邏輯電路(2)寫出邏輯式YABCY1Y2Y3Y4&&&&≥1第二十八頁,共63頁。(3)求最小項表達式(4)列邏輯狀態(tài)表(5)分析邏輯功能ABCY01010101001100111111000011000000此電路具有“判一致”的功能。第二十九頁,共63頁。已知邏輯要求→列邏輯狀態(tài)表→寫出邏輯式→根據(jù)要求變換或化簡→畫邏輯電路。6.3.2組合邏輯電路綜合(設計)1.任務組合邏輯電路的設計與分析的過程相反。其步驟為:2.舉例(例6-15)(1)邏輯問題(規(guī)定變量及狀態(tài))(2)列狀態(tài)表(表決電路)(3)寫出邏輯式ABCY01010101001100111111000011000011第三十頁,共63頁。(3)化簡或變換(用與非門)(4)畫邏輯電路Y&&&&ABC
BCA三變量卡諾圖00011110
01
由摩根定理化成與非式1111填卡諾圖圈卡諾圈011101110111第三十一頁,共63頁。加法器:
實現(xiàn)二進制加法運算的電路進位如:0
0
0
0
11+10101010不考慮低位來的進位半加器實現(xiàn)要考慮低位來的進位全加器實現(xiàn)例6-16設計一位半加器和全加器第三十二頁,共63頁。1.半加器(1)確定邏輯框圖(2)列真值表(3)寫出邏輯表達式(4)畫邏輯電路及邏輯符號CiSiBiAiCiSiBiAi∑COAiBiCiSi00011011BiCiSiAi=1&00101001第三十三頁,共63頁。2.全加器(1)確定邏輯框圖(2)列真值表(3)寫出并化簡邏輯表達式
BiCiSiAiCi-1AiBiCi-1CiSi0101010100110011111100000100101101110100+(Ai⊙Bi)第三十四頁,共63頁。(4)畫邏輯電路及邏輯符號BiCiSiAiCi-1∑COCICiSiCi-1∑COBiAi∑CO≥1第三十五頁,共63頁。串行進位加法器構成:把n位全加器串聯(lián)起來,低位全加器的進位輸出連接到相鄰的高位全加器的進位輸入。特點:進位信號是由低位向高位逐級傳遞的,速度不高。以上僅實現(xiàn)一位加法,若有n位,則需有n個全加器來實現(xiàn)。第三十六頁,共63頁。
全加器SN74LS183的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND第三十七頁,共63頁。6.4組合邏輯部件6.4.1編碼器6.4.2譯碼器6.4.3數(shù)據(jù)選擇器6.4.4數(shù)據(jù)分配器第三十八頁,共63頁。6.4組合邏輯部件6.4.1編碼器具有編碼功能的邏輯電路稱為編碼器。它是一個n端輸入m端輸出的邏輯系統(tǒng)。n為被編碼信息數(shù),m為代碼位數(shù)。123nm12…………編碼器1.編碼器的概念編碼:賦予二進制代碼特定含義的過程稱為編碼。如:8421BCD碼中,用1000表示數(shù)字8如:ASCII碼中,用表示字母A等能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。
如8線-3線編碼器:將8個輸入的信號分別編成8個3位二進制數(shù)碼輸出。如BCD編碼器:將10個編碼輸入信號分別編成10個4位碼輸出。編碼器的邏輯功能:第三十九頁,共63頁。2.編碼器的分類按其允許同時輸入的編碼信號的多少,編碼器分為普通編碼器和優(yōu)先編碼器。普通編碼器:任何時候只允許輸入一個有效編碼信號,否則輸出就會發(fā)生混亂。優(yōu)先編碼器:允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時,優(yōu)先編碼器能按預先設定的優(yōu)先級別,只對其中優(yōu)先權最高的一個進行編碼。第四十頁,共63頁。二進制編碼器的結構框圖1)編碼器的工作原理
I0
I1
Yn-1
Y0
Y1
1n2-I二進制
編碼器
2n個
輸入
n位二進制碼輸出
3.普通二進制編碼器的設計2)設計實現(xiàn)一個普通8/3編碼器第四十一頁,共63頁。(b)列編碼表(a)確定邏輯框圖(代碼位數(shù)8/3線)(c)寫邏輯表達式若要求用與非門實現(xiàn)時,則必須用摩根定理求其與非式。
輸入
輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000001000000001000000001000000001000000001000000001000000001000011110011001101010101編碼器第四十二頁,共63頁。(4)畫邏輯圖若用“與非”門實現(xiàn)≥1≥1≥1&&&Y1Y0Y2第四十三頁,共63頁。
4.優(yōu)先編碼器
優(yōu)先編碼器的提出:
實際應用中,經(jīng)常有兩個或更多輸入編碼信號同時有效。
必須根據(jù)輕重緩急,規(guī)定好這些外設允許操作的先后次序,即優(yōu)先級別。
識別多個編碼請求信號的優(yōu)先級別,并進行相應編碼的邏輯部件稱為優(yōu)先編碼器。第四十四頁,共63頁。E0—輸出選通端,低電平有效。只有在EI=0且所有輸入端都為1時,其輸出為0,否則輸出為1,它可以與同類芯片的EI端相接,組成更多輸入端的編碼器。4.優(yōu)先編碼器
(1)74LS148(8/3線)1)邏輯符號GS01234567A0A1A2EIEO74LS1482)功能表輸入輸出EI0123456
7
A2A1A0GSEO1000000000x1xxxxxxx0x1xxxxxx01x1xxxxx011x1xxxx0111x1xxx01111x1xx011111x1x0111111x10111111111000011111100110011110101010111000000001011111111EI—使能輸入端,低電平有效。GS—編碼狀態(tài)標志,低電平有效。x—表示“0”或“1”任意。83普通編碼器不允許同時輸入多個編碼信號,對于同時輸入多個編碼信號的情況,必須使用優(yōu)先編碼器來解決對信號編碼的問題。在實際應用中,有許多現(xiàn)成集成電路產(chǎn)品供選用,無須自己設計,所以這里以TTL電路中的74LS148(8/3線)74LS147(10/4線)優(yōu)先編碼器為例,介紹優(yōu)先編碼器的特點和使用。第四十五頁,共63頁。思考題用兩塊8/3編碼器構成16/4編碼器:10那塊芯片的優(yōu)先級高?第四十六頁,共63頁。對應于每一種輸入代碼,其輸出端為有效電平可以是多端也可以是單端,前者為多端選擇,后者為單端選擇。6.4.2譯碼器將二進制代碼翻譯成編碼時對應的原意信號的過程,稱譯碼。完成譯碼的邏輯電路稱為譯碼器。譯碼器是多端輸入,多端輸出的組合邏輯電路。
譯碼器是一個n端輸入、2n端輸出的數(shù)字邏輯部件,其輸入是二進制代碼。譯碼器可按不同的方法分類單端選擇2)按功能分通用譯碼器代碼變換譯碼變量譯碼1)按輸出有效端子數(shù)分顯示譯碼器(與顯示器配套使用)共陽極連接多端選擇1232n
n12…………譯碼器CMOS共陰極連接第四十七頁,共63頁。1變量譯碼器(二進制譯碼器)變量譯碼器有n個輸入端,2n個輸出端,其輸入是二進制代碼,對應于每一種輸入代碼,只有其中一個輸出端為有效電平,其余輸出端為非有效電平。下面以輸出單端選擇的3:8譯碼器的設計為例介紹譯碼器的工作原理及邏輯功能。輸入的代碼有時也叫地址碼,即每一個輸出端有一個對應的地址碼。1232n
n12…………譯碼器常用的集成譯碼器產(chǎn)品有:由TTL電路構成的2線-4線譯碼器74LS139、3線-8線譯碼器74LS138、4線-16線譯碼器74LS154等。第四十八頁,共63頁。(1)確定邏輯框圖(3/8線)(2)列狀態(tài)表(輸出低電平有效)
邏輯命題:把一組(三位)二進制代碼譯成對應的(8個)輸出信號。輸入輸出ABC000011110011001101010101
Y0CAB……譯碼器Y2Y3Y7Y0Y1Y2Y3Y4Y5Y6Y71111111111111111111111111111111111111111111111111111111100000000第四十九頁,共63頁。(3)寫邏輯表達式(4)畫出邏輯電路圖(輸出為低有效)&&&&&&&&AA1BB1CC1輸入輸出ABCY0Y1Y2Y3Y4Y5Y6Y7000011110011001101010101
011111111
011111111011111111
011111111
011111111
011111111
011111111
0第五十頁,共63頁。常用的芯片有CT74LS154(4/16線)譯碼器、CT74LS138(3/8線)譯碼器和CT74LS139(雙2/4線)譯碼器。2.集成芯片及應用(1)74LS139譯碼器2)功能表74LS139譯碼器內(nèi)部含有兩個相同的2/4線譯碼器,其1/2邏輯圖如圖示。輸入輸出GBAY0Y1Y2Y310000x0011x01011011111011111011111074LS13911623456789101112131415GND1G1A1B2G2A2B+VCC1)1/2邏輯圖&1111&&&1Y0GABY1Y2Y33)引角排列圖第五十一頁,共63頁。(2)CT74LS138譯碼器1)邏輯符號2)功能表74LS138ABCY0Y1Y7Y2Y3Y4Y5Y6G2AG1G2B輸入輸出G1G2A+G2BCBAY0Y1Y2Y3Y4Y5Y6Y70x11111111x100000000xx00001111xx00110011xx01010101110111111111101111111111011111111110111111111101111111111011111111110111111111103)Y與ABC的關系第五十二頁,共63頁。4)應用由前面分析可知,二進制譯碼器能夠譯出輸入變量的全部狀態(tài),換句話說,二進制譯碼器的每個輸出對應一個輸入變量的最小項。如74LS138的輸出分別為:74LS138ABCY0Y1Y7Y2Y3Y4Y5Y6G2AG1G2B根據(jù)這一特點,用二進制譯碼器可以很方便的實現(xiàn)邏輯函數(shù)。如用74LS138實現(xiàn)ZYXF&“1”第五十三頁,共63頁。3.二—十進制譯碼器(1)邏輯符號二—十進制譯碼器的邏輯功能是把8421BCD碼譯成10個對應的輸出信號。(2)功能表序號輸入輸出DCBAY0Y1Y2Y3Y4Y5Y6Y7Y8Y9012345678900000000110000111100001100110001010101010
11111111110
111111111101111111111011111111110111111111101111111111011111111110111111111101111111111074LS42ABCY0Y1Y7Y2Y3Y4Y5Y6DY9Y8第五十四頁,共63頁。在數(shù)字系統(tǒng)中經(jīng)常采用七段顯示器顯示十進制數(shù),常用的顯示器有LED(半導體數(shù)碼管)和LCD(液晶顯示器)等,它們可以用數(shù)字集成電路來驅(qū)動。這里以LED為例介紹顯示原理。4.七段顯示譯碼器(1)七段數(shù)碼管1)七段數(shù)碼管結構2)發(fā)光二極管的連接3)數(shù)碼顯示原理gabcdefgabcdefgabcdef0—abcdef1—bc2—abdeg3—abcdg4—bcfg5—acdfg6—acdefg7—abc8—abcdefg9—abcdfg共陰極共陽極gabcdefgabcdefgabcefgabcefgabcefgabcdefgabcdefgabcdefgabcdefgabcdef第五十五頁,共63頁。RBI—滅零輸入,低電平有效。用于熄滅不希望顯示的零。BI/RBO—低電平有效,作輸入端用時,滅燈輸入;作輸出端用時,滅零輸出。顯示譯碼器的功能是把8421BCD碼譯成七段顯示器的驅(qū)動信號,驅(qū)動七段顯示器顯示出對應8421BCD碼的十進制數(shù)碼。(2)顯示譯碼器1)74LS47邏輯符號根據(jù)數(shù)碼管的連接不同,顯示譯碼器也分成兩大類,驅(qū)動共陽極顯示器和驅(qū)動共陰極顯示器,前者有74LS47、74LS247,后一類有74LS48、74LS49、74LS248、74LS249等。數(shù)字/功能輸入BI/RBO輸出字型LTRBIDCBAabcdefg012345678911111111111X
XXXXXXXX000000010010001101000101011001111000100111111111110000001100111100100100000110100110001001000100000000111100000000000100滅燈XXXxxx01111111滅010000001111111試燈0XXxxx1000000074L
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025年魯教版七年級生物下冊階段測試試卷含答案
- 2025年冀教新版七年級化學上冊月考試卷
- 華東師大版八年級數(shù)學下冊《18.1平行四邊形的性質(zhì)》同步測試題含答案
- 2025年北師大新版八年級地理下冊月考試卷含答案
- 2025年冀教版一年級語文上冊月考試卷含答案
- 2024版北京市住宅裝修驗收標準3篇
- 二零二五版2025年度個體農(nóng)業(yè)科技研發(fā)合伙協(xié)議2篇
- 2025年冀教版八年級地理上冊月考試卷含答案
- 2024年高端芯片設計與制造合同
- 二零二五年租賃房屋合同租金調(diào)整機制及維修責任2篇
- 2025年中國AI AGENT(人工智能體)行業(yè)市場動態(tài)分析、發(fā)展方向及投資前景分析報告
- 家居建材行業(yè)綠色材料應用及節(jié)能設計方
- 農(nóng)副產(chǎn)品安全培訓
- 2024年中國玩具工程車市場調(diào)查研究報告
- 2025-2030年中國電動三輪車市場發(fā)展現(xiàn)狀及前景趨勢分析報告
- TCABEE 063-2024 建筑光儲直柔系統(tǒng)變換器 通 用技術要求
- 【9化期末】合肥市廬陽區(qū)2023-2024學年九年級上學期期末化學試題
- 高一下學期生物人教版必修二:3.4 基因通常是有遺傳效應的DNA片段課件
- 下屬企業(yè)考核報告范文
- 修車補胎合同范例
- 2024年基金應知應會考試試題
評論
0/150
提交評論