第5章算術(shù)邏輯單元

第5章算術(shù)邏輯單元第一頁(yè)，共30頁(yè)。第5章算術(shù)邏輯單元5.1馮·諾依曼計(jì)算機(jī)模型模型5.2并行快速加法器5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析第二頁(yè)，共30頁(yè)。5.1馮·諾依曼計(jì)算機(jī)模型模型現(xiàn)今使用中的大多數(shù)計(jì)算機(jī)系統(tǒng)都是在馮·諾依曼計(jì)算機(jī)模型上構(gòu)造的。該模型于1946年由馮·諾依曼提出。計(jì)算機(jī)被看作是一個(gè)存儲(chǔ)程序計(jì)算機(jī)。一道程序是一個(gè)指令序列，其中每一條指令執(zhí)行一個(gè)基本操作。執(zhí)行前，程序和將要由它加工的數(shù)據(jù)一起存放到存儲(chǔ)器中。在程序執(zhí)行中，它的指令一條一條地從存儲(chǔ)器讀出，送到處理單元中去。處理單元譯碼、取數(shù)，執(zhí)行，并寫(xiě)回結(jié)果。因此馮·諾依曼機(jī)型典型組成包含：存儲(chǔ)器，CPU，I/O第三頁(yè)，共30頁(yè)。5.1馮·諾依曼計(jì)算機(jī)模型模型控制器寄存器ALU中央處理器主存儲(chǔ)器輸入輸出外總線(xiàn)存儲(chǔ)程序計(jì)算機(jī)的基本組織第四頁(yè)，共30頁(yè)。5.2并行快速加法器算術(shù)邏輯單元（ALU）是CPU的心臟。通常ALU有一個(gè)二進(jìn)制加法器。ALU的性能主要取決于它的加法器所以要設(shè)計(jì)一個(gè)快速加法器來(lái)解決行波進(jìn)位加法器速度慢的問(wèn)題。第五頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)(加法器是計(jì)算機(jī)基本運(yùn)算部件之一)不考慮進(jìn)位輸入時(shí)，兩數(shù)碼Xn，Yn相加稱(chēng)為半加器。由真值表寫(xiě)出半加和Hn的表達(dá)式如下：

Hn=Xn·Yn+Xn·Yn=XnYn

圖(b)是它的邏輯圖。半加器可用反相門(mén)及與或非門(mén)來(lái)實(shí)現(xiàn)，也可用異或門(mén)來(lái)實(shí)現(xiàn)。第六頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)若考慮低位進(jìn)位輸入Cn-1相加，則稱(chēng)為全加器。圖(a)是其功能表。全加和Fn和進(jìn)位輸出Cn的表示式分別為：

Fn＝XnYnCn-1+XnYnCn-1 +XnYnCn-1+XnYnCn-1 Cn＝XnYnCn-1+XnYnCn-1 +XnYnCn-1+XnYnCn-1第七頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)圖(b)是其邏輯圖。Fn＝XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn＝XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1全加器還可用兩個(gè)半加器來(lái)形成。Fn是Xn、Yn相加再和Cn-1相加的結(jié)果其表達(dá)式為：Fn=XnYnCn-1第八頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)將n個(gè)全加器相連可得n位加法器，但其加法時(shí)間較長(zhǎng)。這是因?yàn)槠湮婚g進(jìn)位是串行傳送的，本位全加和Fi必須等低位進(jìn)位Ci-1來(lái)到后才能進(jìn)行，加法時(shí)間與位數(shù)有關(guān)。簡(jiǎn)單串行級(jí)聯(lián)的4位全加器，又稱(chēng)為行波進(jìn)位加法器第九頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)怎樣才能提高加法器的工作速度？只有通過(guò)改變進(jìn)位逐位傳送的路徑來(lái)解決。解決辦法之一是采用“超前進(jìn)位產(chǎn)生電路”來(lái)同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快速加法。我們稱(chēng)這種加法器為超前進(jìn)位加法器。超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位的形成條件來(lái)實(shí)現(xiàn)的。只要滿(mǎn)足下述兩條件中任一個(gè)，就可形成C1：(1)X1，Y1均為“1”；(2)X1，Y1任一個(gè)為“1”，且進(jìn)位C0為“1”。由此，可寫(xiě)得C1的表達(dá)式為：C1=X1Y1+(X1+Y1)C0第十頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)只要滿(mǎn)足下述條件中任一個(gè)即可形成C2：(1)X2，Y2均為“1”；(2)X2，Y2任一為“1”，且X1，Y1均為“1”；(3)X2，Y2任一為“1”，同時(shí)X1，Y1任一為“1”，且C0為“1”。由此可得C2表達(dá)式為：C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0同理，可有C3，C4表達(dá)式如下：

C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0

C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1

+(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0

第十一頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)下面我們引入進(jìn)位傳遞函數(shù)Pi和進(jìn)位產(chǎn)生函數(shù)Gi的概念。它們的定義為： Gi=Xi·Yi 稱(chēng)為進(jìn)位產(chǎn)生函數(shù) Pi=Xi+Yi 稱(chēng)為進(jìn)位傳遞函數(shù)

G1的意義是：當(dāng)X1，Y1均為“1”時(shí)，不管有無(wú)進(jìn)位輸入，定會(huì)產(chǎn)生向高位的進(jìn)位。P1的意義是：當(dāng)X1，Y1中有一個(gè)為“1”時(shí)，若有進(jìn)位輸入，則本位向高位傳送進(jìn)位，這個(gè)進(jìn)位可看成是低位進(jìn)位越過(guò)本位直接向高位傳遞的。第十二頁(yè)，共30頁(yè)。5.2并行快速加法器全加器設(shè)計(jì)將P1、G1代入C1～C4式，便可得： C1=G1+P1C0 （低位） C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0由圖2.6(a)可知，當(dāng)全加器的輸入均取反碼時(shí)，它的輸出也均取反碼。據(jù)此，可把它們以“與非”、“或非”、“與或非”形式改寫(xiě)成如下形式： C1=P1+G1C0 C2=P2+G2P1+G2G1C0 C3=P3+G3G2+G3G2P1+G3G2G1C0 C4=P4+G4P3+G4G3P2+G4G3G2P1+G4G3G2G1C0第十三頁(yè)，共30頁(yè)。5.2并行快速加法器四位超前進(jìn)位加法器第十四頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）ALU是一種功能較強(qiáng)的組合邏輯電路。它能進(jìn)行多種算術(shù)運(yùn)算和邏輯運(yùn)算。ALU的基本邏輯結(jié)構(gòu)是超前進(jìn)位加法器，它通過(guò)改變加法器的進(jìn)位產(chǎn)生函數(shù)G和進(jìn)位傳遞函數(shù)P來(lái)獲得多種運(yùn)算能力。下面通過(guò)介紹SN74181型四位ALU中規(guī)模集成電路來(lái)介紹ALU的原理。第十五頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）四位ALU邏輯圖及功能表S3S2S1S0正邏輯M=H邏輯運(yùn)算M=L算術(shù)運(yùn)算Cn=1Cn=0LLLLAAA加1LLLHA+BA+B(A+B)加1LLHLA·BA+B(A+B)加1LLHH“0”減1“0”LHLLA·BA加(A·B)A加(A·B)加1LHLHB(A·B)加(A+B)(A·B)加(A+B)加1LHHLABA減B減1A減BLHHHA·B(A·B)減1A·?第十六頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）四位ALU邏輯圖及功能表S3S2S1S0正邏輯M=H邏輯運(yùn)算M=L算術(shù)運(yùn)算Cn=1Cn=0HLLLA+BA加(A·B)A加(A·B)加1HLLHABA加BA加B加1HLHLB(A·B)加(A+B)(A·B)加(A+B)加1HLHHA·B(A·B)減1A·BHHLL“1”A加AA加A加1HHLHA+BA加(A+B)A加(A+B)加1HHHLA+BA加(A+B)A加(A+B)加1HHHHAA減1A?第十七頁(yè)，共30頁(yè)。1111000000000000000000G0=A0+B0=A0B0

P0=A0B0=A0+B0G0⊕P0=G0P0+G0P0

=(A0+B0)(A0+B0)

+(A0B0)(A0B0)=0+A0B0+A0B0+0+0=A0⊕B0第十八頁(yè)，共30頁(yè)。00000000A0B0C0??A1B1C1??第十九頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）74181引腳方框圖第二十頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）用4片74181電路可組成16位ALU(圖2.10)。其中片內(nèi)進(jìn)位是快速的，但片間進(jìn)位是逐片傳遞的，因此形成F0～F15的時(shí)間還是比較長(zhǎng)。用4片ALU構(gòu)成的16位ALU第二十一頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）如果把16位ALU中的每四位作為一組，用類(lèi)似四位超前進(jìn)位加法器“位間快速進(jìn)位”的形成方法來(lái)實(shí)現(xiàn)16位ALU(由四片ALU組成)中的“組間快速進(jìn)位”，那么就能得到16位快速ALU。推導(dǎo)過(guò)程如下：第二十二頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）和前面講過(guò)的一位的進(jìn)位產(chǎn)生函數(shù)Gi的定義相似，74181的進(jìn)位產(chǎn)生函數(shù)G為“1”的條件有以下四個(gè)中的任一個(gè)：(1)X3，Y3均為“1”，即G3=1；(2)X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2均為“1”，即P3G2=1；(3)X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2中有一個(gè)為“1”，同時(shí)X1，Y1均為“1”，即P3P2G1=1；(4)X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2中有一個(gè)為“1”，同時(shí)X1，Y1中有一個(gè)為“1”，同時(shí)X0，Y0均為“1”，即P3P2P1G0=1。依此，可得GN的表達(dá)式為： G=G3+P3G2+P3P2G1+P3P2P1G0第二十三頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）74181的組進(jìn)位傳遞函數(shù)P為“1”的條件為：X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2中有一個(gè)為“1”，同時(shí)X1，Y1中有一個(gè)為“1”，同時(shí)X0，Y0中有一個(gè)為“1”。依此，可得PN的表達(dá)式為： P=P3P2P1P0第二十四頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析把第0片ALU向第Ⅰ片、第Ⅰ片向第Ⅱ片、第Ⅱ片向第Ⅲ片傳送的進(jìn)位分別命名為Cn1、Cn2、Cn3(即C3C7C11)，根據(jù)前面的推導(dǎo)可將式中的G1,G2,G3和P1P2,P3分別換為GN0,GN1,GN2和PN0,PN1,PN2,把C0換以Cn,即可得Cn+X、Cn+Y、Cn+Z的表示式如下：Cn1=GN0+PN0Cn=GN0+PN0Cn=GN0PN0+GN0CnCn2=GN1+PN1GN0+PN1PN0Cn=GN1+PN1GN0+PN1PN0Cn=GN1PN1+GN1GN0PN0+GN1GN0CnCn3=GN2+PN2GN1+PN2PN1GN0+PN2PN1PN0Cn=GN2+PN2GN1+PN2PN1GN0+PN2PN1PN0Cn=GN2PN2+GN1GN0PN1+GN2GN1GN0PN0+GN2GN1GN0Cn第二十五頁(yè)，共30頁(yè)。5.3一個(gè)商售ALU芯片設(shè)計(jì)的分析算術(shù)邏輯單元（ALU）只要74181型ALU能提供輸出GN，PN，那么就可用與或非門(mén)和四片ALU相連，實(shí)現(xiàn)16位快速ALU。實(shí)現(xiàn)Cn1、Cn2、Cn3式的邏輯電路就成為超前進(jìn)位擴(kuò)展器（74182芯片）74182G3P3