計(jì)算機(jī)組成-第6章總線系統(tǒng)

計(jì)算機(jī)組成_第6章總線系統(tǒng)第一頁(yè)，共85頁(yè)。功能 內(nèi)部結(jié)構(gòu)數(shù)據(jù)處理 中央處理器(運(yùn)算器)數(shù)據(jù)存儲(chǔ) 存儲(chǔ)器組織數(shù)據(jù)傳送 輸入/輸出模塊控制 中央處理器(控制器)系統(tǒng)互連（總線）指令集（定義了計(jì)算機(jī)的外特性）系統(tǒng)互連（總線）第二頁(yè)，共85頁(yè)。第1節(jié)總線的概念和結(jié)構(gòu)形態(tài)第2節(jié)總線接口第3節(jié)總線的仲裁第4節(jié)定時(shí)和數(shù)據(jù)傳送模式第5節(jié)PCI總線*第三頁(yè)，共85頁(yè)。第1節(jié)總線的概念和結(jié)構(gòu)形態(tài)一、總線的基本概念二、總線的連接方式（總線結(jié)構(gòu)）三、總線的內(nèi)部結(jié)構(gòu)(總線的組成)第四頁(yè)，共85頁(yè)。一、總線的基本概念1、總線內(nèi)部、系統(tǒng)、I/O總線2、總線的物理、功能、電氣、時(shí)序特性3、總線的標(biāo)準(zhǔn)化第五頁(yè)，共85頁(yè)。一個(gè)單處理器系統(tǒng)中的總線，大致分為三類：(1)內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。

(2)系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線。(3)I/O總線：中、低速I/O設(shè)備之間互相連接的總線。

總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路（傳輸線）。1、總線第六頁(yè)，共85頁(yè)。第七頁(yè)，共85頁(yè)。(1)物理特性：指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等。

2、總線的物理、功能、電氣、時(shí)序特性第八頁(yè)，共85頁(yè)。功能特性：描述總線中每一根線的功能。數(shù)據(jù)線低8位數(shù)據(jù)線高8位第九頁(yè)，共85頁(yè)。

電氣特性：定義每一根線上信號(hào)的傳遞方向及有效電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)。時(shí)間特性:定義了每根線在什么時(shí)間有效。規(guī)定了總線上各信號(hào)有效的時(shí)序關(guān)系，CPU才能正確無(wú)誤地使用。第十頁(yè)，共85頁(yè)。時(shí)序關(guān)系XT讀總線周期(INAL,DX)第十一頁(yè)，共85頁(yè)。3總線的標(biāo)準(zhǔn)化相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的，但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因在于它們都遵守了相同的系統(tǒng)總線的要求，這就是系統(tǒng)總線的標(biāo)準(zhǔn)化問(wèn)題。

總線帶寬：總線本身所能達(dá)到的最高傳輸速率，是衡量總線性能的重要指標(biāo)，單位兆字節(jié)每秒(MB/s)。第十二頁(yè)，共85頁(yè)?！纠?】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=

132MB/s(2)64位=8B，Dr=D×f=8B×66×1000000/s=528MB/s

第十三頁(yè)，共85頁(yè)。二、總線的連接方式（總線結(jié)構(gòu)）1、單總線結(jié)構(gòu)2、雙總線結(jié)構(gòu)（在CPU與M間增設(shè)了一條總線）3、三總線結(jié)構(gòu)（以通道方式管理I/O總線）4、微機(jī)中的多總線結(jié)構(gòu)第十四頁(yè)，共85頁(yè)。

許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。1、單總線結(jié)構(gòu)第十五頁(yè)，共85頁(yè)。處理器主存儲(chǔ)器輸入/輸出設(shè)備主板總線使用一條總線：處理器和主存儲(chǔ)器之間通信主存儲(chǔ)器和輸入/輸出設(shè)備之間通信優(yōu)點(diǎn)：簡(jiǎn)單、成本低缺點(diǎn)：速度慢，總線將成為系統(tǒng)瓶頸應(yīng)用：IBMPC第十六頁(yè)，共85頁(yè)。

這種結(jié)構(gòu)保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，但又在CPU和主存之間專門設(shè)置了一組高速的存儲(chǔ)總線，使CPU可通過(guò)專用總線與存儲(chǔ)器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時(shí)主存仍可通過(guò)系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA（直接存儲(chǔ)器獲?。┎僮?，而不必經(jīng)過(guò)CPU。當(dāng)然這種雙總線系統(tǒng)以增加硬件為代價(jià)2、雙總線結(jié)構(gòu)第十七頁(yè)，共85頁(yè)。例子模型計(jì)算機(jī)TEC4A中總線結(jié)果RD第十八頁(yè)，共85頁(yè)。

輸入/輸出總線通過(guò)適配器和處理器-主存總線相連：處理器-主存總線：主要用于處理器和主存儲(chǔ)器之間的通信輸入/輸出總線：為輸入/輸出設(shè)備提供信息處理器主存處理器-主存總線總線適配器輸入/輸出總線總線適配器總線適配器輸入/輸出總線輸入/輸出總線第十九頁(yè)，共85頁(yè)。三總線結(jié)構(gòu)是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線形成的。在DMA方式中，外設(shè)與存儲(chǔ)器間直接交換數(shù)據(jù)而不經(jīng)過(guò)CPU，從而減輕了CPU對(duì)數(shù)據(jù)輸入輸出的控制，而“通道”方式進(jìn)一步提高了CPU的效率。通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為IOP(I/O處理器),它分擔(dān)了一部分CPU的功能，以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送。顯然，由于增加了IOP，使整個(gè)系統(tǒng)的效率大大提高。然而這是以增加更多的硬件代價(jià)換來(lái)的。3、三總線結(jié)構(gòu)第二十頁(yè)，共85頁(yè)。4、微機(jī)中的多總線結(jié)構(gòu)CPU、CACHE采用高速的CPU總線，主存連至系統(tǒng)總線，高速總線則連接高速外設(shè)接口；高速總線通過(guò)擴(kuò)展總線接口與擴(kuò)展總線相連，擴(kuò)展總線連接中、低速外設(shè)接口。這種總線體現(xiàn)了高、中、低速設(shè)備連接到不同的總線上同時(shí)工作，以提高總線效率。緩沖\轉(zhuǎn)換\控制第二十一頁(yè)，共85頁(yè)。CPU和cache之間采用高速的CPU總線。主存連在系統(tǒng)總線上。高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過(guò)擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總線上可以連接串行方式工作的I/O設(shè)備。通過(guò)橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。第二十二頁(yè)，共85頁(yè)。三、總線的內(nèi)部結(jié)構(gòu)(總線的組成)1、總線的內(nèi)部結(jié)構(gòu)(總線組成)早期：ABDBCB;（1）CPU為總線唯一的主控者；（2）是CPU的引腳延伸，通用性差現(xiàn)代總線結(jié)構(gòu)：CPU+私有的Cache作為1個(gè)模塊與BUS相連，總線控制器負(fù)責(zé)協(xié)調(diào)與仲裁。BUS由4個(gè)部分組成：

數(shù)據(jù)傳送線仲裁總線

中斷和同步線公用線

2*、總線的驅(qū)動(dòng)能力第二十三頁(yè)，共85頁(yè)。1、總線組成第二十四頁(yè)，共85頁(yè)。

在當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而總線控制器完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁。整個(gè)總線分成如下四部分：1數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。

2仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。3中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。

4公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。第二十五頁(yè)，共85頁(yè)。IOHIOLIILIILIILIIHIIHIIH直流負(fù)載

交流負(fù)載2*、總線的驅(qū)動(dòng)能力（不考試,課外閱讀ppt24-27）所謂總線的負(fù)載能力即驅(qū)動(dòng)能力，是指當(dāng)總線接上負(fù)載（接口設(shè)備）后必須不影響總線輸入/輸出的邏輯電平。以此時(shí)流過(guò)電流的大小表示。第二十六頁(yè)，共85頁(yè)。

如PC(XT)總線中的輸出信號(hào)，在輸出低電平時(shí)要吸收電流（由負(fù)載流入信號(hào)源）以IOL表示，這時(shí)的負(fù)載能力就是指當(dāng)它吸收了規(guī)定電流時(shí)，仍能保持邏輯低電平。輸出高電平的負(fù)載能力以IOH表示，這是一個(gè)由信號(hào)源流向負(fù)載的輸出電流，當(dāng)輸出電流超過(guò)規(guī)定值時(shí)，輸出邏輯電平會(huì)降低，甚至變到閾值以下。表是系統(tǒng)總線輸出驅(qū)動(dòng)能力。PC總線輸出驅(qū)動(dòng)能力第二十七頁(yè)，共85頁(yè)。

對(duì)于輸入信號(hào)而言，系統(tǒng)總線就成為I/O插件板的負(fù)載。當(dāng)輸入低電平時(shí)，總線向插件板灌入電流，以IIL表示，要求插件板在流入了這個(gè)電流后，還能向總線輸出一個(gè)正確的低電平。驅(qū)動(dòng)電路還要給總線接收電路提供輸入高電平時(shí)的電流，記為IIH。對(duì)應(yīng)的電流值列于下表中。兩個(gè)表中電流的正、負(fù)表示流入和流出總線。提供給總線輸入信號(hào)的負(fù)載第二十八頁(yè)，共85頁(yè)。

當(dāng)總線上所接負(fù)載超過(guò)總線的負(fù)載能力時(shí)，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動(dòng)器，最常用的是三態(tài)緩沖器,其作用是驅(qū)動(dòng)（使信號(hào)電流加大，可帶動(dòng)更多負(fù)載）和隔離（減少負(fù)載對(duì)總線信號(hào)的影響）。第二十九頁(yè)，共85頁(yè)。第2節(jié)總線接口一、信息的傳送方式串行、并行、分時(shí)二、接口的基本概念

第三十頁(yè)，共85頁(yè)。

計(jì)算機(jī)系統(tǒng)中，傳輸信息采用三種方式：串行傳送、并行傳送和分時(shí)傳送。但是出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。一、信息的傳送方式

串行方式傳送時(shí)，只有一條傳輸線，且采用脈沖傳送。在串行傳送時(shí)，按順序來(lái)傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位(bit)的脈沖信號(hào)，每次一位，通常以第一個(gè)脈沖信號(hào)表示數(shù)碼的最低有效位，最后一個(gè)脈沖信號(hào)表示數(shù)碼的最高有效位。并－－串變換，串－－并變換優(yōu)點(diǎn)：是只需要一條傳輸線，成本比較低廉。第三十一頁(yè)，共85頁(yè)。LPC908串口發(fā)送字符第三十二頁(yè)，共85頁(yè)?！纠?】

利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱為波特。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)數(shù)據(jù)位(起始位、停止位、8個(gè)數(shù)據(jù)位)，問(wèn)傳送的波特?cái)?shù)是多少?每個(gè)數(shù)據(jù)位占用的時(shí)間是多少?波特?cái)?shù)為：10位×120/秒=1200波特每個(gè)數(shù)據(jù)位占用的時(shí)間Td是波特?cái)?shù)的倒數(shù)：Td=1/1200=0.833×0.001s=0.833ms第三十三頁(yè)，共85頁(yè)。

并行方式傳送二進(jìn)制信息時(shí)，對(duì)每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線。信息有多少二進(jìn)制位組成，就需要多少條傳輸線，從而使得二進(jìn)制數(shù)“0”或“1”在不同的線上同時(shí)進(jìn)行傳送。并行傳送一般采用電位傳送。由于所有的位同時(shí)被傳送，所以并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多。第三十四頁(yè)，共85頁(yè)。分時(shí)傳送有兩種概念。一是采用總線復(fù)用方式，某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時(shí)間片，以便在不同的時(shí)間間隔中完成傳送地址和傳送數(shù)據(jù)的任務(wù)。分時(shí)傳送的另一種概念是共享總線的部件分時(shí)使用總線。(比如，前面講的單總線結(jié)構(gòu))第三十五頁(yè)，共85頁(yè)。11010001110000011100011000地址線數(shù)據(jù)線第三十六頁(yè)，共85頁(yè)。二、接口的基本概念接口即I/O設(shè)備適配器，具體指CPU和主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。接口卡(適配器)第三十七頁(yè)，共85頁(yè)。主機(jī)和外設(shè)之間需要交換的信息有：(1)數(shù)據(jù)信息這類信息可以是通過(guò)輸入設(shè)備送到計(jì)算機(jī)的輸入數(shù)據(jù)，也可以是經(jīng)過(guò)計(jì)算機(jī)運(yùn)算處理和加工后，送到輸出設(shè)備的結(jié)果數(shù)據(jù)。

傳送可以是并行的，也可以是串行的。(2)控制信息這是CPU對(duì)外設(shè)的控制信息或管理命令，如外設(shè)的啟動(dòng)和停止控制、輸入或輸出操作的指定、工作方式的選擇、中斷功能的允許和禁止等。第三十八頁(yè)，共85頁(yè)。(3)狀態(tài)信息這類信息用來(lái)標(biāo)志外設(shè)的工作狀態(tài)，CPU在必要時(shí)可通過(guò)對(duì)它的查詢來(lái)決定下一步的操作。比如，輸入設(shè)備數(shù)據(jù)準(zhǔn)備好標(biāo)志，輸出設(shè)備忙閑標(biāo)志等。(4)聯(lián)絡(luò)信息這是主機(jī)和外設(shè)間工作的時(shí)間配合信息，它與主機(jī)和外設(shè)間的信息交換方式密切相關(guān)。通過(guò)聯(lián)絡(luò)信息可以決定不同工作速度的外設(shè)和主機(jī)之間交換信息的最佳時(shí)刻，以保證整個(gè)計(jì)算機(jī)系統(tǒng)能統(tǒng)一協(xié)調(diào)地工作。(5)外設(shè)識(shí)別信息這是I/O尋址的信息，使CPU能從眾多的外設(shè)中尋找出與自己進(jìn)行信息交換的唯一外部設(shè)備。第三十九頁(yè)，共85頁(yè)。典型的接口通常具有如下功能：控制接口靠程序的指令信息來(lái)控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、關(guān)閉設(shè)備等。

緩沖狀態(tài)

轉(zhuǎn)換

程序中斷

1.接口的功能第四十頁(yè)，共85頁(yè)。2.接口的基本組成

接口中要分別傳送數(shù)據(jù)信息、控制信息和狀態(tài)信息。大多數(shù)計(jì)算機(jī)都把I/O設(shè)備的狀態(tài)信息視為輸入數(shù)據(jù)，而把控制信息看成輸出數(shù)據(jù)，并在接口中分設(shè)各自相應(yīng)的寄存器，賦以不同的端口地址，各種信息分時(shí)地使用數(shù)據(jù)總線傳送到各自的寄存器中。端口與接口是兩個(gè)不同的概念。

端口是指接口電路中可以進(jìn)行讀/寫的寄存器.

接口是若干個(gè)端口加上相應(yīng)的控制邏輯電路組成.第四十一頁(yè)，共85頁(yè)。一個(gè)接口中包含有:數(shù)據(jù)端口、控制端口和狀態(tài)端口。數(shù)據(jù)端口:存放數(shù)據(jù)信息的寄存器;狀態(tài)端口:存放狀態(tài)信息的寄存器;命令(控制)端口:存放控制命令的寄存器。

CPU通過(guò)輸入指令可以從有關(guān)端口中讀出信息，通過(guò)輸出指令可以把信息寫入有關(guān)端口。對(duì)狀態(tài)端口只進(jìn)行輸入操作，將設(shè)備狀態(tài)標(biāo)志送到CPU中去；對(duì)命令端口（控制端口）只進(jìn)行輸出操作，CPU將向外設(shè)發(fā)送各種控制命令。因此，在有的接口電路中狀態(tài)信息和控制信息共用一個(gè)寄存器，稱之為設(shè)備的控制狀態(tài)寄存器。第四十二頁(yè)，共85頁(yè)。第四十三頁(yè)，共85頁(yè)。地址地址CPU總線控制寄存器輸入寄存器輸出寄存器狀態(tài)寄存器數(shù)據(jù)總線控制CPU總線設(shè)備控制寄存器數(shù)據(jù)寄存器狀態(tài)寄存器譯碼狀態(tài)數(shù)據(jù)外設(shè)接口邏輯外設(shè)接口邏輯控制線控制控制設(shè)備狀態(tài)數(shù)據(jù)0地址數(shù)據(jù)第四十四頁(yè)，共85頁(yè)。第3節(jié)總線的仲裁請(qǐng)求使用總線請(qǐng)求使用總線仲裁：確定誰(shuí)用第四十五頁(yè)，共85頁(yè)。

為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。

按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。第四十六頁(yè)，共85頁(yè)。

連接到總線上的功能模塊有和兩種形態(tài)，如主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只有一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。除CPU外，I/O功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。

仲裁的依據(jù)：優(yōu)先級(jí)（多個(gè)I/O設(shè)備競(jìng)爭(zhēng)總線）、公平策略(多CPU模塊競(jìng)爭(zhēng)總線，可對(duì)等發(fā)起競(jìng)爭(zhēng))。仲裁的方式：按總線仲裁電路的位置不同，可分為主動(dòng)被動(dòng)CPU存儲(chǔ)器集中式仲裁分布式仲裁第四十七頁(yè)，共85頁(yè)。一、集中式仲裁每個(gè)模塊都有兩條線連到總線控制器：一條送往仲裁器的總線請(qǐng)求信號(hào)BR,一條是仲裁器授權(quán)信號(hào)BG。

鏈?zhǔn)讲樵兎绞剑ň栈ㄦ湥┯?jì)數(shù)器定時(shí)獨(dú)立請(qǐng)求二、分布式仲裁（無(wú)須中央仲裁器）第四十八頁(yè)，共85頁(yè)。1.鏈?zhǔn)讲樵兎绞剑ň栈ㄦ湥?shù)據(jù)線地址線總線請(qǐng)求信號(hào)BR總線忙總線授權(quán)信號(hào)BGBS=1忙一、集中式仲裁第四十九頁(yè)，共85頁(yè)。OCOC–-BS,-BB低電平有效(補(bǔ)充說(shuō)明,期末不考試，閱讀，ppt53-55)1234鏈?zhǔn)讲樵冸娐?，每個(gè)部件都有BG1BG0第五十頁(yè)，共85頁(yè)。總線仲裁器邏輯結(jié)構(gòu)圖(補(bǔ)充說(shuō)明,期末不考試)第五十一頁(yè)，共85頁(yè)。(補(bǔ)充說(shuō)明,不考試)第五十二頁(yè)，共85頁(yè)。鏈?zhǔn)讲樵兪峭ㄟ^(guò)優(yōu)先級(jí)排隊(duì)實(shí)現(xiàn)，離中央仲裁器越近，優(yōu)先級(jí)越高。特點(diǎn)：

1）使用的線較少

2）對(duì)鏈的故障敏感

3）優(yōu)先級(jí)固定

總線授權(quán)信號(hào)BG串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無(wú)總線請(qǐng)求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢，該I/O接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，通過(guò)接口的優(yōu)先級(jí)排隊(duì)電路來(lái)實(shí)現(xiàn)。第五十三頁(yè)，共85頁(yè)。2.計(jì)數(shù)器定時(shí)DA一、集中式仲裁第五十四頁(yè)，共85頁(yè)。

總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。（1）中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。（2）每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。特點(diǎn)：線數(shù)增加優(yōu)先級(jí)靈活第五十五頁(yè)，共85頁(yè)。3.獨(dú)立請(qǐng)求方式特點(diǎn)：響應(yīng)速度快優(yōu)先級(jí)設(shè)置靈活一、集中式仲裁第五十六頁(yè)，共85頁(yè)。二、分布式仲裁（無(wú)須中央仲裁器）

分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。第五十七頁(yè)，共85頁(yè)。

分布式仲裁競(jìng)爭(zhēng)號(hào)i競(jìng)爭(zhēng)號(hào)j設(shè)備i設(shè)備j此圖（ppt58-59）,了解，不考試第五十八頁(yè)，共85頁(yè)。①所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將設(shè)備競(jìng)爭(zhēng)號(hào)CN取反后打到仲裁總線AB上，以實(shí)現(xiàn)“線或”邏輯。AB線低電平時(shí)表示至少有一個(gè)主設(shè)備的CNi為1，AB線高電平時(shí)表示所有主設(shè)備的CNi為0。②競(jìng)爭(zhēng)時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競(jìng)爭(zhēng)得勝者Wi+1位為1,且CNi=1，或CNi=0并且ABi為高電平時(shí)，才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競(jìng)爭(zhēng)號(hào)后面的低位不能送上AB線。③競(jìng)爭(zhēng)不到的設(shè)備自動(dòng)撤除其競(jìng)爭(zhēng)號(hào)。在競(jìng)爭(zhēng)期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競(jìng)爭(zhēng)號(hào)并不破壞AB線上的信息。④由于參加競(jìng)爭(zhēng)的各設(shè)備速度不一致，這個(gè)比較過(guò)程反復(fù)(自動(dòng))進(jìn)行，才有最后穩(wěn)定的結(jié)果。競(jìng)爭(zhēng)期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競(jìng)爭(zhēng)。第五十九頁(yè)，共85頁(yè)。第4節(jié)總線的定時(shí)(總線通信協(xié)議)一、同步定時(shí)二、異步定時(shí)（請(qǐng)求/應(yīng)答或握手應(yīng)答，互鎖）

主機(jī)與外設(shè)通過(guò)總線進(jìn)行信息交換時(shí)，必然存在著時(shí)間上的配合和動(dòng)作的協(xié)調(diào)問(wèn)題，否則系統(tǒng)的工作將出現(xiàn)混亂?？偩€的通信控制方式一般分為同步定時(shí)方式和異步定時(shí)方式。第六十頁(yè)，共85頁(yè)。

在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定。由于采用了公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定，因此，同步定時(shí)具有較高的傳輸頻率。

同步定時(shí)適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間比較接近的情況。一、同步定時(shí)第六十一頁(yè)，共85頁(yè)。CPU讀取將數(shù)據(jù)存入第六十二頁(yè)，共85頁(yè)。

在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的共公時(shí)鐘信號(hào)。二、異步定時(shí)

異步方式根據(jù)“請(qǐng)求”和“回答”信號(hào)的撤消是否互鎖，有三種情況：(1)不互鎖“請(qǐng)求”和“回答”信號(hào)都有一定的時(shí)間寬度，“請(qǐng)求”信號(hào)的結(jié)束和“回答”信號(hào)的結(jié)束不互鎖。請(qǐng)求回答第六十三頁(yè)，共85頁(yè)。(2)

半互鎖“請(qǐng)求”信號(hào)的撤消取決于接收到“回答”信號(hào)，而“回答”的撤消由從設(shè)備自己決定。請(qǐng)求回答第六十四頁(yè)，共85頁(yè)。(3)全互鎖“請(qǐng)求”信號(hào)的撤消取決于“回答”信號(hào)的來(lái)到，而“請(qǐng)求”信號(hào)的撤消又導(dǎo)致“回答”信號(hào)的撤消。全互鎖方式給出了最高的靈活性和可靠性。請(qǐng)求回答第六十五頁(yè)，共85頁(yè)。打印機(jī)異步時(shí)序第六十六頁(yè)，共85頁(yè)。來(lái)自CPU來(lái)自存儲(chǔ)器來(lái)自存儲(chǔ)器第六十七頁(yè)，共85頁(yè)。第六十八頁(yè)，共85頁(yè)。三、總線數(shù)據(jù)傳送模式(只作了解，ppt72-74)

當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下四類模式的數(shù)據(jù)傳送讀、寫操作讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過(guò)一定的延時(shí)再開(kāi)始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新競(jìng)爭(zhēng)總線，完成數(shù)據(jù)傳送總線周期。地址等待數(shù)據(jù)地址數(shù)據(jù)時(shí)間寫操作讀操作第六十九頁(yè)，共85頁(yè)。塊傳送操作只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭搿?duì)于CPU(主方)、存儲(chǔ)器(從方)而言的塊傳送，常稱為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線寬度(存儲(chǔ)器字長(zhǎng))的4倍。應(yīng)用于cache的填入或?qū)懟?。寫后讀、讀-修改-寫操作只給出地址一次，或進(jìn)行先寫后讀操作，或進(jìn)行先讀后寫操作。前者用于校驗(yàn)?zāi)康?，后者用于多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個(gè)操作完成。

“寫后讀”用于校驗(yàn)?zāi)康??！白x-修改-寫”用于在多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。地址數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)時(shí)間塊傳送操作第七十頁(yè)，共85頁(yè)。廣播、廣集操作一般而言，數(shù)據(jù)傳送只在一個(gè)主方和一個(gè)從方之間進(jìn)行。但有的總線允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫操作，這種操作稱為廣播。這種方式用于多處理器維護(hù)cache的一致性。與廣播相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。

地址等待數(shù)據(jù)讀數(shù)據(jù)寫時(shí)間讀-修改-寫操作地址數(shù)據(jù)寫等待數(shù)據(jù)讀時(shí)間寫后讀操作第七十一頁(yè)，共85頁(yè)。第5節(jié)PCI總線*一、多總線結(jié)構(gòu)

PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。典型的PCI總線結(jié)構(gòu)框圖演示

(閱讀，不考試，ppt75-86,詳細(xì)內(nèi)容在《微機(jī)原理與接口技術(shù)》)第七十二頁(yè)，共85頁(yè)。HOST總線該總線有CPU總線、系統(tǒng)總線、主存總線等多種名稱，各自反映總線功能的一個(gè)方面。這里稱“宿主”總線，也許更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU。PCI總線連接各種高速的PCI設(shè)備。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA的概念，這是因?yàn)镻CI總線支持無(wú)限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI總線上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴(kuò)充整個(gè)系統(tǒng)的PCI總線負(fù)載能力。第七十三頁(yè)，共85頁(yè)。第七十四頁(yè)，共85頁(yè)。LAGACY總線可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡，支持中、低速I/O設(shè)備。在PCI總線體系結(jié)構(gòu)中有三種橋。橋連接兩條總線，使彼此間相互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。寫操作時(shí)，橋把上層總線的寫周期先緩存起來(lái)，以后的時(shí)間再在下層總線上生成寫周期，即延遲寫。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無(wú)論延遲寫和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。它與處理器無(wú)關(guān)，不論HOST總線上是單CPU還是多CPU，也不論CPU是什么型號(hào)，只要有相應(yīng)的HOST橋芯片(組)，就可與PCI總線相連。第七十五頁(yè)，共85頁(yè)。

表列出了PCI標(biāo)準(zhǔn)2.0版的必備類信號(hào)名稱及其功能描述?？偩€周期類型由C/BE#線上的總線命令給出?？偩€周期長(zhǎng)度由周期類型和FRAME#(幀)、IRDY#(主就緒)、IRDY#(目標(biāo)就緒)、STOP#(停止)等信號(hào)控制。一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。二PCI總線信號(hào)

第七十六頁(yè)，共85頁(yè)。

PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對(duì)等訪問(wèn)，也支持某些主設(shè)備的廣播讀寫。

PCI總線周期類型由主設(shè)備在C/BE［3—0］線上送出的4位總線命令代碼指明，被目標(biāo)設(shè)備譯碼確認(rèn)，然后主從雙方協(xié)調(diào)配合完成指定的總線周期操作。4位代碼組合可指定16種總線命令，但實(shí)際給出12種。PCI總線命令類型如右表

1總線周期類型第七十七頁(yè)，共85頁(yè)。存儲(chǔ)器讀/寫總線周期以猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線周期通常由一個(gè)地址期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。存儲(chǔ)器讀/寫周期的解釋，取決于PCI總線上的存儲(chǔ)器控制器是否支持存儲(chǔ)器/cache之間的PCI傳輸協(xié)議。如果支持，則存儲(chǔ)器讀/寫一般是通過(guò)cache來(lái)進(jìn)行；否則，是以數(shù)據(jù)塊非緩存方式來(lái)傳輸。存儲(chǔ)器寫和使無(wú)效周期與存儲(chǔ)器寫周期的區(qū)別在于，前者不僅保證一個(gè)完整的cache行被寫入，而且在總線上廣播“無(wú)效”信息，命令其他cache中的同一行地址變?yōu)闊o(wú)效。第七十八頁(yè)，共85頁(yè)。特殊周期用于主設(shè)備將其信息(如狀態(tài)信息)廣播到多個(gè)目標(biāo)方。配置讀/寫周期是PCI具有自動(dòng)配置能力的體現(xiàn)。PCI有三個(gè)相互獨(dú)立的物理地址空間，即存儲(chǔ)器、I/O、配置空間。雙地址周期用于主方指示它正在使用64位地址。第七十九頁(yè)，共85頁(yè)。2總