簡(jiǎn)易位數(shù)字密碼鎖控制電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告

目錄一、前言… 〔2〕二、課設(shè)任務(wù)… 〔2〕三、方案設(shè)計(jì)、原理分析… 〔2〕四、譯碼電路設(shè)計(jì)… 〔8〕五、報(bào)警信號(hào)產(chǎn)生器… 〔10〕六、調(diào)試及結(jié)果… 〔12〕七、體會(huì)… 〔13〕一、前言EDA學(xué)問(wèn)學(xué)習(xí)與應(yīng)踐的程序和方法。EDA技術(shù)是電子信息類專業(yè)的一門興學(xué)科，是現(xiàn)代電子產(chǎn)品設(shè)計(jì)的核心，其任務(wù)是把握在系統(tǒng)可編程規(guī)律器件及其應(yīng)用設(shè)計(jì)技術(shù)，為電子產(chǎn)品開(kāi)發(fā)研制打下堅(jiān)實(shí)根底。通過(guò)調(diào)查爭(zhēng)論，設(shè)計(jì)計(jì)算，確定電路方案；選擇元器件，在計(jì)算機(jī)上連好線路，獨(dú)立進(jìn)展試驗(yàn)，并通過(guò)調(diào)試、仿真、改進(jìn)方案；分析試驗(yàn)結(jié)果，寫出設(shè)計(jì)總結(jié)報(bào)告：學(xué)會(huì)自己分析，找出解決問(wèn)題方法；對(duì)設(shè)計(jì)中遇到的問(wèn)題，能獨(dú)立思考、查閱資料，查找答案。二、課設(shè)任務(wù)1147〔DH…DH7out1表示開(kāi)鎖，否則關(guān)閉。2、1477位。3、要求電路工作牢靠，保密性強(qiáng)，開(kāi)鎖出錯(cuò)馬上報(bào)警。4MAXplus2FPGA芯片上實(shí)現(xiàn)。514位數(shù)字密碼鎖模塊的框圖如下：三、方案設(shè)計(jì)、原理分析首先我是一班的三號(hào)，所以我的密碼時(shí)01000100000011。最終推斷密碼是否正確，密碼正確就開(kāi)鎖，密碼錯(cuò)誤就報(bào)警。數(shù)字密碼鎖掌握電路的組成局部：YMQ模塊，1、IC9A的設(shè)計(jì)設(shè)計(jì)要求14位數(shù)字密碼分時(shí)操作，先預(yù)置高七位0100010，而OUT210.2、數(shù)字密碼鎖掌握電路原理圖：輸入密碼正確時(shí)波形圖輸入錯(cuò)誤密碼時(shí)波形圖數(shù)字密碼鎖掌握電路的VHDL語(yǔ)言編程原理分析：A……G輸Q為CLKCLR1，送入存放器中，將高七A……G輸入低七位密。Y1的時(shí)候，輸出端OUT2即為1，輸動(dòng)身光管D1，當(dāng)用QOUT2B11經(jīng)過(guò)非門變?yōu)?，聲報(bào)警不能進(jìn)展，0與分頻后的脈沖信號(hào)相與送入光報(bào)警，光報(bào)警不能進(jìn)展工作。OUT2B0，輸動(dòng)身光管DQ0，其中一個(gè)OUT10，不能開(kāi)鎖；另一個(gè)輸出Q經(jīng)過(guò)非門變?yōu)?，聲報(bào)警接蜂鳴器，蜂鳴器發(fā)聲，1與分頻后的脈沖信號(hào)相與送入光報(bào)警，光報(bào)警的發(fā)光二極管產(chǎn)生閃耀報(bào)4hz2s閃一下，到達(dá)燈光閃耀的效果。四、譯碼電路設(shè)計(jì)譯碼電路VHDL語(yǔ)言設(shè)計(jì)LIBRARYIEEE;USE YMQ ISPORT(D:INSTD_LOGIC_VECTOR(6DOWNTO0);CLK:INSTD_LOGIC;CLR:INSTD_LOGIC;OUT1:OUTSTD_LOGIC);END YMQ;ARCHITECTUREARTOFYMQISSIGNALS:STD_LOGIC_VECTOR(13DOWNTO0);BEGINS(6DOWNTO0)<=D;PROCESS(CLK)BEGINIF(CLK’EVENTANDCLK=’1’)THENIF(CLR=’1’)THENS(13DOWNTO7)<=D;ENDIF;ENDIF;ENDPROCESS;OUT1<=’1’WHEN(S(13DOWNTO0)=”0”)ELSE’0’;ENDART;波形圖為：首先設(shè)定CLR1，五、報(bào)警信號(hào)產(chǎn)生器聲光控掌握電路的分析：當(dāng)密碼輸入錯(cuò)誤時(shí)，Y的輸出為0，無(wú)論CLK2是否為1，GBJGBJSBJ1掌握蜂鳴器發(fā)聲。分頻器的VHDL語(yǔ)言設(shè)計(jì)LIBRARYIEEE;USE DIVISPORT(RESET,CLK_INPUT:INSTD_LOGIC;CLK_8:OUTSTD_LOGIC);ENDDIV;ARCHITECTUREARTOFDIVISSIGNALCOUNT:STD_LOGIC_VECTOR(2DOWNTO0);BEGINPROCESS(RESET,CLK_INPUT)BEGINIF(RESET=”0”)THENCOUNT<=“000“;ELSIF(CLK_INPUT”EVENTANDCLK_INPUT=’1’”)THENCOUNT<=COUNT+1;ELSENULL;ENDIF;波形圖為：原理分析：本次設(shè)計(jì)選擇八分頻設(shè)計(jì)，設(shè)計(jì)原理為：NRESETCLKNRESET0Q……QH都為0不產(chǎn)生信號(hào)；當(dāng)NRESET清零端為1時(shí)，無(wú)清零信號(hào)，分頻信號(hào)，在實(shí)際電路下載過(guò)程中，可依據(jù)實(shí)際狀況接入不同級(jí)的分頻信號(hào)。六、調(diào)試及結(jié)果1、進(jìn)展管腳鎖定選擇菜單MAXplus2/FlooplanEditor的選定的器件，可以通過(guò)選擇菜單Lagout/Device來(lái)選擇器件試圖，也可以通過(guò)選擇菜單Lagout/LABviewLAB試圖，還可以通過(guò)雙擊試圖區(qū)的方法在這兩種顯示方式間切換。再次選擇MAXplus2/compilerstart按鈕，此時(shí)系統(tǒng)產(chǎn)生可以下載配置器件的文件。2、將設(shè)計(jì)下載到試驗(yàn)箱在連接有試驗(yàn)箱的計(jì)算機(jī)上調(diào)出仿真原理圖，在“MAXplus2”菜單下選ProgrammeconfigurHardwareFyp”下拉框中選擇“ByteBlaster”單擊“OK”即可，在試驗(yàn)板上進(jìn)展操作。電路的管腳鎖定狀況如下：引腳標(biāo)志位置管腳引腳標(biāo)志位置管腳CLKOCP22D5LK536CLK1LK1250D6LK637CLK2LK1149D7LK738CLRLK1048D1LK128GBJL1221D2LK229SBJSP27D3LK330OUT1L1423D4LK435OUT2L1322七、體會(huì)這是一次綜合性很強(qiáng)的試驗(yàn)，從最初的設(shè)想，到具體功能的實(shí)現(xiàn)，再到電同時(shí)也讓我動(dòng)手力量有了很大的提高。是我受益匪淺，明白了設(shè)計(jì)一個(gè)功能電路的具體要求和步驟，同時(shí)也對(duì)EDA學(xué)問(wèn)有了更深刻的理解和生疏，并將其運(yùn)用到了實(shí)際生活中，使其為實(shí)際生活效勞。用模塊化的思想。在整個(gè)電路設(shè)計(jì)與實(shí)現(xiàn)中，最成功的地方就是有條理地將功能細(xì)化，分成一個(gè)一個(gè)小的功能來(lái)實(shí)現(xiàn)。每做好一個(gè)小功能實(shí)現(xiàn)的電路，就將其集成為一塊具有此功能的芯片，這樣，在之后的電路連接中就只要將這塊芯MAXplus2這一軟件的更多的功能。更重要的是在此過(guò)程中，我學(xué)會(huì)了獨(dú)立思考，遇到問(wèn)題一步一步去爭(zhēng)論與解決解決，對(duì)于電路消滅的問(wèn)題不急于拆線，而是一局部一局部地對(duì)其應(yīng)有的功能進(jìn)展調(diào)試，對(duì)問(wèn)題進(jìn)展各個(gè)擊破?？偠灾?，這次試驗(yàn)讓我覺(jué)得受益匪淺，不再覺(jué)得學(xué)無(wú)所用。試驗(yàn)所解決的問(wèn)題與生活嚴(yán)密相連，從而將尋常學(xué)書本上的理論與實(shí)踐很好地結(jié)合起來(lái)，最終當(dāng)做出成品時(shí)，有很大的成就感。遇到的問(wèn)題及解決方案1、編譯通過(guò)后，下載到硬件上之后，覺(jué)察程序并沒(méi)有預(yù)期的效果。如顯決。所以必需在實(shí)踐中不斷地修改以得到正確的結(jié)論。2、高電平有效還是低電平有效，這是一個(gè)格外簡(jiǎn)潔無(wú)視的問(wèn)題，有時(shí)就知道這個(gè)端口要掌握信號(hào)但不考慮好什么電平有效，造成錯(cuò)誤，