第三章數(shù)字電路

第三章數(shù)字電路第1頁，共79頁，2023年，2月20日，星期三正邏輯：高電平表示1，低電平表示0

負邏輯：高電平表示0，低電平表示1

高/低電平都有一個允許的范圍第2頁，共79頁，2023年，2月20日，星期三門電路分類：分立元件門電路集成門電路分立元件門電路介紹二極管與門、或門集成門電路介紹應(yīng)用最為廣泛的CMOS門電路和TTL門電路雙極型三極管組成TTL門電路，功耗大制作中，小規(guī)模集成電路（MSI,SSI）單極型三極管（互補MOS管）組成CMOS門電路，低功耗大規(guī)模集成電路（LSI）第3頁，共79頁，2023年，2月20日，星期三3.2半導(dǎo)體二極管門電路

半導(dǎo)體二極管的結(jié)構(gòu)和外特性

（Diode）二極管的結(jié)構(gòu)：

PN結(jié)+引線+封裝構(gòu)成(P)(N)D第4頁，共79頁，2023年，2月20日，星期三二極管的開關(guān)等效電路：3.2.1二極管的開關(guān)特性：RL較小第5頁，共79頁，2023年，2月20日，星期三二極管的開關(guān)等效電路：理想二極管第6頁，共79頁，2023年，2月20日，星期三3.2.2二極管與門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時VON=0.7VABY0V0V0V3V3V0V3V3VABY000010100111規(guī)定3V以上為10.7V以下為0（正邏輯）0.7V0.7V0.7V3.7V第7頁，共79頁，2023年，2月20日，星期三3.2.3二極管或門設(shè)加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時VON=0.7VABY0V0V0V3V3V0V3V3VABY000011101111規(guī)定2.3V以上為10V以下為00V2.3V2.3V2.3V第8頁，共79頁，2023年，2月20日，星期三二極管構(gòu)成的門電路的缺點電平有偏移帶負載能力差只用于IC內(nèi)部電路，不直接帶負載第9頁，共79頁，2023年，2月20日，星期三3.3CMOS門電路

3.3.1MOS管的開關(guān)特性一、MOS管的結(jié)構(gòu)S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底第10頁，共79頁，2023年，2月20日，星期三以N溝道增強型為例：第11頁，共79頁，2023年，2月20日，星期三以N溝道增強型為例：當(dāng)加+VDS時，VGS=0時，D-S間是兩個背向PN結(jié)串聯(lián)，iD=0開啟電壓加上+VGS，且足夠大至VGS>VGS(th),D-S間形成導(dǎo)電溝道（N型層）第12頁，共79頁，2023年，2月20日，星期三對于N溝道增強型:第13頁，共79頁，2023年，2月20日，星期三二、輸入特性和輸出特性輸入特性：直流電流為0，沒有輸入特性?？催M去有一個輸入電容CI，對動態(tài)有影響。輸出特性：

iD=f(VDS)對應(yīng)不同的VGS下得一族曲線。第14頁，共79頁，2023年，2月20日，星期三漏極特性曲線（分三個區(qū)域）截止區(qū)恒流區(qū)可變電阻區(qū)第15頁，共79頁，2023年，2月20日，星期三漏極特性曲線（分三個區(qū)域）截止區(qū)：VGS<VGS(th)，iD=0,ROFF>109Ω第16頁，共79頁，2023年，2月20日，星期三漏極特性曲線（分三個區(qū)域） 可變電阻區(qū)：當(dāng)VDS較低（近似為0），VGS一定時，這個電阻受VGS控制、可變。第17頁，共79頁，2023年，2月20日，星期三截止區(qū)和可變電阻區(qū)可作開關(guān)狀態(tài)用，這和三極管截止飽和是一樣的。第18頁，共79頁，2023年，2月20日，星期三漏極特性曲線（分三個區(qū)域）恒流區(qū)：iD基本上由VGS決定，與VDS關(guān)系不大第19頁，共79頁，2023年，2月20日，星期三三、MOS管的基本開關(guān)電路第20頁，共79頁，2023年，2月20日，星期三四、等效電路OFF，截止?fàn)顟B(tài)

ON，導(dǎo)通狀態(tài)第21頁，共79頁，2023年，2月20日，星期三五、MOS管的四種類型1、N溝道增強型導(dǎo)電溝道是N型，所以襯底是P型。第22頁，共79頁，2023年，2月20日，星期三2、N溝道耗盡型五、MOS管的四種類型導(dǎo)電溝道是N型。第23頁，共79頁，2023年，2月20日，星期三3、P溝道增強型五、MOS管的四種類型第24頁，共79頁，2023年，2月20日，星期三4、P溝道耗盡型五、MOS管的四種類型第25頁，共79頁，2023年，2月20日，星期三第26頁，共79頁，2023年，2月20日，星期三3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)DDSS第27頁，共79頁，2023年，2月20日，星期三DDSS第28頁，共79頁，2023年，2月20日，星期三反相器結(jié)構(gòu)簡單，利用NMOS與PMOS導(dǎo)電的互補性，叫互補對稱式MOS電路，稱CMOS電路。CMOS電路優(yōu)點：靜態(tài)時，流過T1T2的靜態(tài)電流很小，始終有一個截止功耗為0；輸出的高電平基本上是VDD，電源利用率高。第29頁，共79頁，2023年，2月20日，星期三二、電壓、電流傳輸特性DDSS第30頁，共79頁，2023年，2月20日，星期三二、電壓、電流傳輸特性DDSS第31頁，共79頁，2023年，2月20日，星期三二、電壓、電流傳輸特性DDSS第32頁，共79頁，2023年，2月20日，星期三二、電壓、電流傳輸特性連起來：DDSS第33頁，共79頁，2023年，2月20日，星期三三、輸入噪聲容限結(jié)論：可以通過提高VDD來提高噪聲容限第34頁，共79頁，2023年，2月20日，星期三電流傳輸特性DDSS第35頁，共79頁，2023年，2月20日，星期三3.3.3CMOS反相器的靜態(tài)輸入和輸出特性一、輸入特性第36頁，共79頁，2023年，2月20日，星期三二、輸出特性第37頁，共79頁，2023年，2月20日，星期三二、輸出特性第38頁，共79頁，2023年，2月20日，星期三第39頁，共79頁，2023年，2月20日，星期三3.3.4CMOS反相器的動態(tài)特性一、傳輸延遲時間第40頁，共79頁，2023年，2月20日，星期三二、交流噪聲容限（自學(xué)）三、動態(tài)功耗第41頁，共79頁，2023年，2月20日，星期三三、動態(tài)功耗

第42頁，共79頁，2023年，2月20日，星期三3.3.5其他類型的CMOS門電路一、其他邏輯功能的門電路1.與非門兩個PMOS并聯(lián)，兩個NMOS串聯(lián)第43頁，共79頁，2023年，2月20日，星期三2.或非門一、其他邏輯功能的門電路第44頁，共79頁，2023年，2月20日，星期三二、漏極開路的門電路（OD門）

菱形表示OD門(a)結(jié)構(gòu)符號第45頁，共79頁，2023年，2月20日，星期三菱形表示OD門第46頁，共79頁，2023年，2月20日，星期三三、CMOS傳輸門及雙向模擬開關(guān)1.傳輸門并聯(lián)，工作狀態(tài)受C、C控制。TP的B接高電平TN的B接低電平假如uo加電阻接地TPTNSDDS第47頁，共79頁，2023年，2月20日，星期三2.雙向模擬開關(guān)第48頁，共79頁，2023年，2月20日，星期三四、三態(tài)輸出門三角形表示三態(tài)門第49頁，共79頁，2023年，2月20日，星期三三態(tài)門的用途第50頁，共79頁，2023年，2月20日，星期三3.5TTL門電路

3.5.1半導(dǎo)體三極管的開關(guān)特性一、雙極型三極管的結(jié)構(gòu)管芯+三個引出電極+外殼第51頁，共79頁，2023年，2月20日，星期三二、三極管的輸入特性和輸出特性

三極管的輸入特性曲線（NPN）與二極管正向特性相似。

第52頁，共79頁，2023年，2月20日，星期三特性曲線分三個部分放大區(qū)：特點VBE=0.7V,VCE>0.7V,IB>0,IC=βIB。飽和區(qū)：特點VBE=0.7V,IB>0。IB增加，IC不再增加，VCE0。截止區(qū)：特點VBE0V,IB=0,IC=0,c—e間“斷開”。三極管的輸出特性第53頁，共79頁，2023年，2月20日，星期三三、雙極型三極管的基本開關(guān)電路只要參數(shù)合理：VI=VIL時，T截止，VO=VOHVI=VIH時，T導(dǎo)通，VO=VOL第54頁，共79頁，2023年，2月20日，星期三四、三極管的開關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)CE之間是斷開的開關(guān)CE之間近似是閉合的開關(guān)第55頁，共79頁，2023年，2月20日，星期三六、三極管反相器三極管的基本開關(guān)電路就是反相器 實際應(yīng)用中，為保證 VI=VIL時T可靠截止，常在 輸入接入負壓。

參數(shù)合理？VI=VIL時，T截止，VO=VOHVI=VIH時，T飽和，VO=VOL五、動態(tài)開關(guān)特性（自學(xué)）第56頁，共79頁，2023年，2月20日，星期三例3.5.1：計算參數(shù)設(shè)計是否合理5V-8V3.3KΩ10KΩ1KΩβ=20VCE(sat)=0.1VVIH=5VVIL=0V第57頁，共79頁，2023年，2月20日，星期三例3.5.1：計算參數(shù)設(shè)計是否合理將基極外接電路化為等效的VB與RB電路第58頁，共79頁，2023年，2月20日，星期三當(dāng)當(dāng)又因此，參數(shù)設(shè)計合理第59頁，共79頁，2023年，2月20日，星期三3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)設(shè)

第60頁，共79頁，2023年，2月20日，星期三二、電壓傳輸特性第61頁，共79頁，2023年，2月20日，星期三二、電壓傳輸特性第62頁，共79頁，2023年，2月20日，星期三二、電壓傳輸特性第63頁，共79頁，2023年，2月20日，星期三需要說明的幾個問題：

第64頁，共79頁，2023年，2月20日，星期三三、輸入噪聲容限第65頁，共79頁，2023年，2月20日，星期三3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

例：扇出系數(shù)（Fan-out），試計算門G1能驅(qū)動多少個同樣的門電路負載。第66頁，共79頁，2023年，2月20日，星期三輸入第67頁，共79頁，2023年，2月20日，星期三輸出第68頁，共79頁，2023年，2月20日，星期三3.5.4TTL反相器的動態(tài)特性一、傳輸延遲時間1、現(xiàn)象第69頁，共79頁，2023年，2月20日，星期三3.5.5其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門第70頁，共79頁，2023年，2月20日，星期三2.或非門第71頁，共79頁，2023年，2月20日，星期三二、集電極開路的門電路1、推拉式輸出電路結(jié)構(gòu)的局限性①輸出電平不可調(diào)②負載能力不強，尤其是高電平輸出③輸出端不能并聯(lián)使用

OC門第72頁，共79頁，2023年，2月20日，星期三2、OC門的結(jié)構(gòu)特點第73頁，共7