第6章門電路與組合邏輯電路

第6章門電路與組合邏輯電路重點(diǎn)：組合邏輯電路的設(shè)計(jì)難點(diǎn)：邏輯函數(shù)的化簡（一）門電路（理解）（二）邏輯代數(shù)（掌握）（三）組合邏輯電路（掌握）1目前一頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路§1數(shù)字電路概述............................02

§2門電路.......................................08§3邏輯代數(shù)...................................30

§4組合邏輯電路............................46

2目前二頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路§1數(shù)字電路概述1.模擬信號(hào)：時(shí)間或大小連續(xù)變化正弦波信號(hào)

躍變信號(hào)，時(shí)間和大小跳變數(shù)字信號(hào)(脈沖信號(hào))：不連續(xù)，持續(xù)時(shí)間短矩形波信號(hào)3目前三頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路實(shí)際矩形波0.9A0.1Atftr0.5Atp脈沖幅度脈沖下降沿A脈沖寬度脈沖上升沿4目前四頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路3.脈沖信號(hào)的邏輯狀態(tài)正脈沖負(fù)脈沖變化后的電位比初始電位高變化后的電位比初始電位低+5V0V0V-5V+5V0V0V-5V5目前五頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路脈沖信號(hào)的狀態(tài)高電平:用1表示低電平:用0表示電位通常稱為電平6目前六頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路4.數(shù)字電路與模擬電路的比較

模擬電路數(shù)字電路(

邏輯電路

)工作信號(hào)模擬信號(hào)數(shù)字信號(hào)抗干擾性弱強(qiáng)工作狀態(tài)放大開關(guān)（飽和、截止）研究對(duì)象放大性能(

大小、相位關(guān)系

)邏輯功能(

邏輯關(guān)系

)單元電路放大器門電路、觸發(fā)器分析工具圖解法、微變等效法邏輯代數(shù)7目前七頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路時(shí)序邏輯電路基本單元是門電路沒有記憶功能具有記憶功能

(存儲(chǔ)功能

)5.數(shù)字電路的分類組合邏輯電路由門電路組合而成基本單元是觸發(fā)器由觸發(fā)器(門電路)組合而成8目前八頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路§2門電路1.門電路的基本概念門：開關(guān)滿足條件的電信號(hào)才能通過門電路門電路輸入信號(hào)與輸出信號(hào)存在一定的邏輯關(guān)系門電路：用電路做成的開關(guān)門電路輸入信號(hào)輸出信號(hào)門電路輸入和輸出信號(hào)都用電平的高低表示正邏輯：高電平用“1”表示,低電平用“0”表示負(fù)邏輯：高電平用“0”表示,低電平用“1”表示9目前九頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路2.與門同時(shí)滿足一定條件，事件才發(fā)生EYABABY＝AB&YY＝1A＝B=1與邏輯：開關(guān)

A、B同時(shí)接通燈Y

亮[例]A、B只要有一個(gè)不通，Y

不亮Y＝0A＝0或B＝010目前十頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路AEYB3.或門只要有一個(gè)條件滿足，事件就發(fā)生ABYY＝A+BY＝1A＝1或B＝1A=B

=0Y＝0或邏輯：開關(guān)

A、B只要有一個(gè)接通燈Y

就亮[例]A

、B均不通，Y

不亮11目前十一頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路條件滿足，事件不發(fā)生；條件不滿足，事件發(fā)生AEYRAY14.非門Y＝1A＝0非邏輯：Y＝0A＝1開關(guān)

A

不接通,燈Y

就亮開關(guān)

A

接通,燈Y

就不亮[例]12目前十二頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路5.二極管與門電路YDADBAB

+U5V輸入端輸出端

0.0

0.0

0.0

0.05.0

0.05.0

0.0

0.05.05.05.013目前十三頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路與邏輯狀態(tài)表（0：低電平1：高電平）全1出1有0出0特點(diǎn)：Y

＝

AB&ABY

0

000

101

001

1114目前十四頁\總數(shù)七十二頁\編于四點(diǎn)第5章門電路與組合邏輯電路6.二極管或門電路輸入端YDAA接地DBBR輸出端

0.0

0.0

0.0

0.05.05.05.0

0.05.05.05.05.015目前十五頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路或邏輯狀態(tài)表全0出0有1出1特點(diǎn)：

0

000

111

011

11Y=A+BABY16目前十六頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路7.晶體管非門電路RKAY+UCCRC

A

Y

0

1

1

0非邏輯狀態(tài)表

uAuY5V0.00VUCC飽和截止非0即1特點(diǎn)：非1即0AY117目前十七頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路DCY+12V+3VDADBAB+12VRKRRC非門與門8.與非門電路18目前十八頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路與非門邏輯狀態(tài)表全1出0有0出1特點(diǎn)

：

0

010

111

011

10ABY&19目前十九頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路DCY+12V+3VRKRC非門或門DAA-12VDBBR9.或非門電路20目前二十頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路或非門邏輯狀態(tài)表全0出1有1出0特點(diǎn)

：

0

010

101

001

10ABY21目前二十一頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路各種門電路22目前二十二頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路10.集成邏輯門電路體積大、速率低、可靠性差、開關(guān)性能不理想分立元件（二極管、三極管等）門電路：體積小、重量輕、耗能低、速度快、可靠性高、應(yīng)用廣泛集成門電路：集成門電路分類：TTL

門電路：MOS

門電路：輸入級(jí)和輸出級(jí)均采用晶體管金屬－氧化物－半導(dǎo)體場效應(yīng)管門電路23目前二十三頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路（1）TTL集成與非門電路A、B有一個(gè)為0或都為0時(shí)：A、B都為1時(shí)：T1發(fā)射結(jié)截止T2、T5導(dǎo)通T3、T4截止，Y為0T1

發(fā)射結(jié)導(dǎo)通，T1集電結(jié)和T2、T5均截止復(fù)合管T3、T4導(dǎo)通，Y

為124目前二十四頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路74LS00有4個(gè)兩輸入與非門，完全相同常用TTL集成與非門74LS00引腳排列如圖A、B為輸入端Y為輸出端第14腳接

+

5V

直流電源4

個(gè)與非門電源公共第7腳接電源的地25目前二十五頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路TTL與非門的輸出電壓uo隨輸入電壓ui變化的關(guān)系曲線TTL與非門電壓傳輸特性電壓傳輸特性TTL與非門的主要特性參數(shù)(1)輸出高電平(2)輸出低電平(3)關(guān)門電平(4)開門電平(5)閾值電壓(6)扇出系數(shù)(7)平均傳輸延遲時(shí)間26目前二十六頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路(2)集電極開與非門（OC門）OC門要外接上拉電阻RL和電源OC門可以實(shí)現(xiàn)電平轉(zhuǎn)換TTL與非門

T5

的集電極開路去掉集電極電阻27目前二十七頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路線與:多個(gè)OC門的輸出端并聯(lián)在一起線與特點(diǎn)任意一個(gè)OC門輸出低電平，輸出才是低電平各

OC門都輸出高電平，輸出才是高電平線與可以實(shí)現(xiàn)與或非運(yùn)算上拉電阻和電源可共用28目前二十八頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路三態(tài)門的輸出：高電平、低電平、高阻狀態(tài)（禁止?fàn)顟B(tài)）3.三態(tài)輸出與非門（三態(tài)門）EN=1有效EN=0有效ENABY0××高阻1001101111011110ENABY1××高阻000100110101011029目前二十九頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路（2）實(shí)現(xiàn)雙向數(shù)據(jù)傳輸（1）實(shí)現(xiàn)分時(shí)數(shù)據(jù)傳輸三態(tài)門的應(yīng)用30目前三十頁\總數(shù)七十二頁\編于四點(diǎn)例：根據(jù)輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y231目前三十一頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路§3邏輯代數(shù)0、1

不表示數(shù)量大小邏輯代數(shù)表示邏輯關(guān)系，不是數(shù)量關(guān)系邏輯代數(shù)的基本運(yùn)算:與運(yùn)算（邏輯乘）

或運(yùn)算（邏輯加）非運(yùn)算（求反）邏輯代數(shù)：邏輯代數(shù)的取值：布爾代數(shù)分析邏輯電路的數(shù)學(xué)工具0、1邏輯0、邏輯10、1表示兩種狀態(tài)，32目前三十二頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路0?0=01?1=10+0=01+1=11.邏輯代數(shù)基本運(yùn)算0?1=01?0=00+1=11+0=1與運(yùn)算或運(yùn)算非運(yùn)算0?A=0A?0=01?A=AA?1

=AA?A=A2.邏輯代數(shù)運(yùn)算法則

(可用枚舉法證明

)0+A=A

A

+A

=A1+A=1A+0=A

A+1

=1

1=10=00=11=033目前三十三頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路交換律：結(jié)合律：分配律：A+B=B+AA?B=B?AA+B+C=A+(B+C)=(A+B)+CABC=(AB)C=A(BC)A(B+C)=AB+ACA+BC=(A+B)(A+C)3.邏輯代數(shù)運(yùn)算定律34目前三十四頁\總數(shù)七十二頁\編于四點(diǎn)第5章門電路與組合邏輯電路A（A+B）=A

A（A+B）=AA＋AB=A＋AB吸收律:=A（1＋B）=A1.2.3.4.35目前三十五頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路摩根律：6.1.2.5.36目前三十六頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路4.邏輯函數(shù)的表示方法任何一件具體事物的因果關(guān)系都可以用邏輯函數(shù)來描述邏輯函數(shù)的表示方法邏輯狀態(tài)表（真值表）邏輯表達(dá)式（邏輯式）邏輯電路圖（邏輯圖）邏輯函數(shù)的各種表示方法可以相互轉(zhuǎn)換37目前三十七頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路字母上沒有非號(hào)，

如：

A、B、C輸入變量：

A、B、C輸出變量：

Y原變量:反變量:字母上有非號(hào)，

如：

（1）邏輯表達(dá)式用與、或、非等運(yùn)算和括號(hào)來描述邏輯函數(shù)的表達(dá)式如：38目前三十八頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路以表格形式來表示輸入、輸出變量的邏輯關(guān)系輸入變量

輸出變量Y

ABC00000101001110010111011100000111已知邏輯函數(shù)：Y=A(B+C)，邏輯狀態(tài)表如下：（2）邏輯狀態(tài)表39目前三十九頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路用與門、或門、非門、與非門、或非門等器件組成的電路已知邏輯函數(shù)：Y=A(B+C)，

邏輯電路圖如下：或門，實(shí)現(xiàn)Y1=B+C&ABCY=A(B+C)

Y1與門，實(shí)現(xiàn)Y

=A?

Y1

[例]（3）邏輯電路圖40目前四十頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路(1)并項(xiàng)法[例]

試用并項(xiàng)法下列邏輯函數(shù)5.邏輯函數(shù)的化簡

(應(yīng)用邏輯代數(shù)運(yùn)算法則

)41目前四十一頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路解：42目前四十二頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路應(yīng)用(2)配項(xiàng)法[例]43目前四十三頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路[

][

]可消去

AB

項(xiàng)應(yīng)用:(3)吸收法[例]44目前四十四頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路可消去：BC

項(xiàng)應(yīng)用:(4)消項(xiàng)法[例]45目前四十五頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路將中的因子消去應(yīng)用:(5)消因子[例]46目前四十六頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路加入相同項(xiàng)后，合并化簡應(yīng)用:(6)加項(xiàng)法加入相同項(xiàng)[例]47目前四十七頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路§4組合邏輯電路1.組合邏輯電路的分析分析步驟：化簡邏輯表達(dá)式寫出邏輯表達(dá)式邏輯電路圖列出邏輯狀態(tài)表分析電路的功能電路是已知的，分析出該電路實(shí)現(xiàn)的邏輯功能48目前四十八頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路[例]分析下面的邏輯電路的功能&&&&BAYY2Y1X(1)寫出邏輯表達(dá)式49目前四十九頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路輸入端

輸出端

YAB00011011

0110列邏輯狀態(tài)表輸入端A、B相同，輸出為1；否則輸出為0(2)根據(jù)邏輯表達(dá)式(3)分析電路的邏輯功能比較器加法器輸入端A、B

進(jìn)行2進(jìn)制相加，和為

Y50目前五十頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路異或門圖形符號(hào)異或運(yùn)算BAY異或運(yùn)算的符號(hào)&&&&BAY51目前五十一頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路按照需要實(shí)現(xiàn)的功能，設(shè)計(jì)邏輯電路綜合的步驟：2.組合邏輯電路的綜合寫出邏輯表達(dá)式進(jìn)行邏輯定義化簡邏輯表達(dá)式設(shè)計(jì)邏輯電路圖列出邏輯狀態(tài)表需要實(shí)現(xiàn)的功能52目前五十二頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路[例]

三個(gè)人進(jìn)行表決，多數(shù)人贊成表決通過，否則不能通過，(1)進(jìn)行邏輯定義A、B、C表示“3個(gè)人”1表示“贊成”“表決通過”0表示“不贊成”“表決沒有通過”(2)列出邏輯狀態(tài)表

Y

表示“表決的結(jié)果”ABCY00000101001110010111011100010111試用與非門設(shè)計(jì)表決電路。“原變量”“反變量”53目前五十三頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路(3)寫Y的邏輯表達(dá)式ABCY00000101001110010111011100010111

取Y=1的情況寫表達(dá)式+++Y=54目前五十四頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路(4)邏輯表達(dá)式的化簡（配項(xiàng)法）（

配項(xiàng)

）（

與或關(guān)系，只能用“與門”“或門”實(shí)現(xiàn)

）（

與非關(guān)系，可用“與非門”實(shí)現(xiàn)

）（摩根律）55目前五十五頁\總數(shù)七十二頁\編于四點(diǎn)第6章門電路與組合邏輯電路(5)根據(jù)化簡后的邏輯表達(dá)式設(shè)計(jì)電路&&&&56目前五十六頁\總數(shù)七十二頁\編于四點(diǎn)1.用與非門構(gòu)成基本門電路(2)應(yīng)用與非門構(gòu)成與門電路由邏輯代數(shù)運(yùn)算法則(1)應(yīng)用與非門構(gòu)成非門電路補(bǔ)充內(nèi)容57目前五十七頁\總數(shù)七十二頁\編于四點(diǎn)(4)用與非門構(gòu)成或非門由邏輯代數(shù)運(yùn)算法則：(3)應(yīng)用與非門構(gòu)成或門電路由邏輯代數(shù)運(yùn)算法則1.用與非門構(gòu)成基本門電路58目前五十八頁\總數(shù)七十二頁\編于四點(diǎn)2.應(yīng)用卡諾圖化簡卡諾圖:是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個(gè)最小項(xiàng)。

(1)最小項(xiàng)對(duì)于n輸入變量有2n

種組合,其相應(yīng)的乘積項(xiàng)也有2n

個(gè)，則每一個(gè)乘積項(xiàng)就稱為一個(gè)最小項(xiàng)。其特點(diǎn)是每個(gè)輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次。如：三個(gè)變量有8種組合，最小項(xiàng)就是8個(gè),卡諾圖也相應(yīng)有8個(gè)小方格。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。59目前五十九頁\總數(shù)七十二頁\編于四點(diǎn)

(2)卡諾圖任意兩個(gè)相鄰最小項(xiàng)之間只有一個(gè)變量改變二變量四變量三變量二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)編號(hào)60目前六十頁\總數(shù)七十二頁\編于四點(diǎn)(2)卡諾圖(a)根據(jù)狀態(tài)表畫出卡諾圖如:將輸出變量為1的填入對(duì)應(yīng)的小方格，為0的可不填。61目前六十一頁\總數(shù)七十二頁\編于四點(diǎn)(2)卡諾圖（b)根據(jù)邏輯式畫出卡諾圖將邏輯式中的最小項(xiàng)分別用1填入對(duì)應(yīng)的小方格。如果邏輯式中最小項(xiàng)不全，可不填。如:注意：如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)先化為最小項(xiàng)。62目前六十二頁\總數(shù)七十二頁\編于四點(diǎn)解：①(a)將取值為1的相鄰小方格圈成圈。(b)所圈取值為1的相鄰小方格的個(gè)數(shù)應(yīng)為2n(n=0，1，2…)。(3)應(yīng)用卡諾圖化簡邏輯函數(shù)例1.將用卡諾圖表示并化簡。步驟1.卡諾圖2.合并最小項(xiàng)3.寫出最簡與或邏輯式63目前六十三頁\總數(shù)七十二頁\編于四點(diǎn)(3)應(yīng)用卡諾圖化簡邏輯函數(shù)解：三個(gè)圈最小項(xiàng)分別為合并最小項(xiàng)寫出簡化邏輯式卡諾圖化簡法：保留一個(gè)圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量。64目前六十四頁\總數(shù)七十二頁\編于四點(diǎn)00ABC100111101111解：寫出簡化邏輯式多余例2.

應(yīng)用卡諾圖化簡邏輯函數(shù)65目前六十五頁\總數(shù)七十二頁\編于四點(diǎn)

練習(xí)題1：某一組合邏輯電路如圖所示，試分析其邏輯功能。解：(1)由邏輯圖寫邏輯表達(dá)式，并化簡66目前六十六頁\總數(shù)七十二頁\編于四點(diǎn)

(2)由邏輯式列出邏輯狀態(tài)表(3)分析邏輯功能

只當(dāng)A、B、C全為0或全為1時(shí)，輸出Y才為1，否則為0。故該電路為判一致電路，可用于判斷三輸入端的狀態(tài)是否