數(shù)字電路的基礎(chǔ)知識演示文稿

數(shù)字電路的基礎(chǔ)知識PPT演示文稿目前一頁\總數(shù)一百四十八頁\編于七點數(shù)字電路的基礎(chǔ)知識PPT目前二頁\總數(shù)一百四十八頁\編于七點模擬信號：tu正弦波信號t鋸齒波信號u目前三頁\總數(shù)一百四十八頁\編于七點研究模擬信號時，我們注重電路輸入、輸出信號間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號發(fā)生器等。在模擬電路中，晶體管一般工作在放大狀態(tài)。目前四頁\總數(shù)一百四十八頁\編于七點數(shù)字信號：數(shù)字信號產(chǎn)品數(shù)量的統(tǒng)計。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：tu目前五頁\總數(shù)一百四十八頁\編于七點研究數(shù)字電路時注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式及波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)。目前六頁\總數(shù)一百四十八頁\編于七點第二章門電路和組合邏輯電路§2.1概述§2.2分離元件門電路

§2.3TTL集成門電路§2.4MOS門電路§2.5邏輯代數(shù)

§2.6組合邏輯電路分析§2.7利用小規(guī)模集成電路設(shè)計組合電路§2.8幾種常用的中規(guī)模組件目前七頁\總數(shù)一百四十八頁\編于七點§2.1概述在數(shù)字電路中，門電路是最基本的邏輯元件。門電路的輸入信號于輸出信號之間存在一定的邏輯關(guān)系，所以門電路又稱邏輯門電路。門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。在數(shù)字電路中，門電路的輸入輸出信號都是用電位（電平）的高低來表示。一般用高電平代表1、低點平代表0，即所謂的正邏輯系統(tǒng)。目前八頁\總數(shù)一百四十八頁\編于七點ViVoKVccR100VVcc只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替目前九頁\總數(shù)一百四十八頁\編于七點R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性（截止區(qū)—飽和區(qū)）：截止飽和目前十頁\總數(shù)一百四十八頁\編于七點§2.2分離元件門電路一、二極管與門FD1D2AB+12V目前十一頁\總數(shù)一百四十八頁\編于七點“與”邏輯A、B、C都具備時，事件F才發(fā)生。EFABC&ABCF邏輯符號目前十二頁\總數(shù)一百四十八頁\編于七點F=A?B?C邏輯式邏輯乘法邏輯與AFBC00001000010011000010101001101111真值表目前十三頁\總數(shù)一百四十八頁\編于七點二、二極管或門FD1D2AB-12V目前十四頁\總數(shù)一百四十八頁\編于七點“或”邏輯A、B、C只有一個具備時，事件F就發(fā)生。1ABCF邏輯符號AEFBC目前十五頁\總數(shù)一百四十八頁\編于七點F=A+B+C邏輯式邏輯加法邏輯或AFBC00001001010111010011101101111111真值表目前十六頁\總數(shù)一百四十八頁\編于七點R1DR2AF+12V+3V三、三極管非門嵌位二極管目前十七頁\總數(shù)一百四十八頁\編于七點“非”邏輯A具備時，事件F不發(fā)生；A不具備時，事件F發(fā)生。邏輯符號AEFRAF目前十八頁\總數(shù)一百四十八頁\編于七點邏輯式邏輯非邏輯反真值表AF0110目前十九頁\總數(shù)一百四十八頁\編于七點R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門目前二十頁\總數(shù)一百四十八頁\編于七點幾種常用的邏輯關(guān)系邏輯“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF目前二十一頁\總數(shù)一百四十八頁\編于七點或非：條件A、B、C任一具備，則F發(fā)生。1ABCF異或：條件A、B有一個具備，另一個不具備則F發(fā)生。=1ABCF目前二十二頁\總數(shù)一百四十八頁\編于七點分離元件門電路缺點1、體積大、工作不可靠。2、需要不同電源。3、各種門的輸入、輸出電平不匹配。目前二十三頁\總數(shù)一百四十八頁\編于七點§2.3TTL集成門電路一、TTL與非門的基本原理與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路。目前二十四頁\總數(shù)一百四十八頁\編于七點+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL與非門的內(nèi)部結(jié)構(gòu)&ABCF目前二十五頁\總數(shù)一百四十八頁\編于七點+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通三個PN結(jié)導(dǎo)通需2.1V目前二十六頁\總數(shù)一百四十八頁\編于七點+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一輸入為低電平（0.3V）時“0”1Vuouo=5-uR2-ube3-ube43.6V高電平！目前二十七頁\總數(shù)一百四十八頁\編于七點+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、輸入全為高電平（3.4V）時“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止目前二十八頁\總數(shù)一百四十八頁\編于七點2、輸入全為高電平（3.4V）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V此電路目前二十九頁\總數(shù)一百四十八頁\編于七點1、電壓傳輸特性二、TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiu0目前三十頁\總數(shù)一百四十八頁\編于七點u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平目前三十一頁\總數(shù)一百四十八頁\編于七點（1）輸出高電平UOH、輸出低電平UOLUOH2.4VUOL

0.4V便認(rèn)為合格。

典型值UOH=3.4VUOL

0.3V。(2)閾值電壓UTui<UT時，認(rèn)為ui是低電平。ui>UT時，認(rèn)為ui是高電平。UT=1.4V目前三十二頁\總數(shù)一百四十八頁\編于七點2、輸入、輸出負(fù)載特性&&？（1）前后級之間電流的聯(lián)系目前三十三頁\總數(shù)一百四十八頁\編于七點+5VR4R2R5T3T4R1T1+5V前級輸出為高電平時前級后級反偏流出前級電流IOH（拉電流）目前三十四頁\總數(shù)一百四十八頁\編于七點前級輸出為低電平時+5VR2R13kT2R3T1T5b1c1R1T1+5V前級后級流入前級的電流IOL約1.4mA(灌電流)目前三十五頁\總數(shù)一百四十八頁\編于七點關(guān)于電流的技術(shù)參數(shù)目前三十六頁\總數(shù)一百四十八頁\編于七點（2）扇出系數(shù):與非門電路輸出驅(qū)動同類門的個數(shù)+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時例如：目前三十七頁\總數(shù)一百四十八頁\編于七點+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為低電平時目前三十八頁\總數(shù)一百四十八頁\編于七點輸出低電平時，流入前級的電流（灌電流）：輸出高電平時，流出前級的電流（拉電流）：與非門的扇出系數(shù)一般是10。目前三十九頁\總數(shù)一百四十八頁\編于七點1、懸空的輸入端相當(dāng)于接高電平。2、為了防止干擾，可將懸空的輸入端接高電平。說明目前四十頁\總數(shù)一百四十八頁\編于七點（3）平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間目前四十一頁\總數(shù)一百四十八頁\編于七點三、其它類型的TTL門電路（三態(tài)門）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE---控制端目前四十二頁\總數(shù)一百四十八頁\編于七點+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止目前四十三頁\總數(shù)一百四十八頁\編于七點+5VFR4R2R1T2R5R3T3T4T1T5ABDE10導(dǎo)通截止截止高阻態(tài)目前四十四頁\總數(shù)一百四十八頁\編于七點&ABF符號功能表低電平起作用目前四十五頁\總數(shù)一百四十八頁\編于七點&ABF符號功能表高電平起作用目前四十六頁\總數(shù)一百四十八頁\編于七點E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時接入高電平目前四十七頁\總數(shù)一百四十八頁\編于七點§2.4MOS門電路半導(dǎo)體集成門電路按導(dǎo)電類型分為：

雙極型（TTL)(雙極型晶體管）

MOS型（絕緣柵場效應(yīng)管）（單極型晶體管）MOS型：優(yōu)點：制造工藝簡單、集成度高、功耗低、抗干擾能力強(qiáng)，便于向大規(guī)模集成電路發(fā)展。缺點：工作速度較低。目前四十八頁\總數(shù)一百四十八頁\編于七點一、場效應(yīng)晶體管場效應(yīng)管與雙極型晶體管不同，它是多子導(dǎo)電，輸入阻抗高，溫度穩(wěn)定性好。結(jié)型場效應(yīng)管JFET絕緣柵型場效應(yīng)管MOS場效應(yīng)管有兩種:目前四十九頁\總數(shù)一百四十八頁\編于七點1、絕緣柵場效應(yīng)管:（1）結(jié)構(gòu)和電路符號PNNGSDP型基底兩個N區(qū)SiO2絕緣層目前五十頁\總數(shù)一百四十八頁\編于七點PNNGSD金屬鋁導(dǎo)電溝道GSDN溝道增強(qiáng)型目前五十一頁\總數(shù)一百四十八頁\編于七點NPPGSDGSDP溝道增強(qiáng)型目前五十二頁\總數(shù)一百四十八頁\編于七點P溝道耗盡型NPPGSDGSD予埋了導(dǎo)電溝道目前五十三頁\總數(shù)一百四十八頁\編于七點（2）MOS管的工作原理以N溝道增強(qiáng)型為例PNNGSDUDSUGS目前五十四頁\總數(shù)一百四十八頁\編于七點PNNGSDUDSUGSUGS=0時D-S間相當(dāng)于兩個反接的PN結(jié)ID=0對應(yīng)截止區(qū)目前五十五頁\總數(shù)一百四十八頁\編于七點PNNGSDUDSUGSUGS>0時UGS足夠大時（UGS>VT）感應(yīng)出足夠多電子，這里以電子導(dǎo)電為主出現(xiàn)N型的導(dǎo)電溝道。感應(yīng)出電子VT稱為閾值電壓目前五十六頁\總數(shù)一百四十八頁\編于七點PNNGSDUDSUGSUGS較小時，導(dǎo)電溝道相當(dāng)于電阻將D-S連接起來，UGS越大此電阻越小。目前五十七頁\總數(shù)一百四十八頁\編于七點PNNGSDUDSUGS當(dāng)UDS不太大時，導(dǎo)電溝道在兩個N區(qū)間是均勻的。當(dāng)UDS較大時，靠近D區(qū)的導(dǎo)電溝道變窄。目前五十八頁\總數(shù)一百四十八頁\編于七點PNNGSDUDSUGSUDS增加，UGS=VT時，靠近D端的溝道被夾斷，稱為予夾斷。夾斷后ID呈恒流特性。ID目前五十九頁\總數(shù)一百四十八頁\編于七點（3）增強(qiáng)型N溝道MOS管的特性曲線轉(zhuǎn)移特性曲線0IDUGSVT目前六十頁\總數(shù)一百四十八頁\編于七點輸出特性曲線IDUDS0UGS>0目前六十一頁\總數(shù)一百四十八頁\編于七點二、NMOS門電路1、NMOS“非”門電路0UDSIDuiuoUCCR負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”目前六十二頁\總數(shù)一百四十八頁\編于七點uiuoUCCuiuoUCC實際結(jié)構(gòu)等效結(jié)構(gòu)目前六十三頁\總數(shù)一百四十八頁\編于七點2、”與非”門電路AYUCCB目前六十四頁\總數(shù)一百四十八頁\編于七點2、”或非”門電路AYUCCB目前六十五頁\總數(shù)一百四十八頁\編于七點三、CMOS反相器（互補(bǔ)對稱）UCCST2DT1AFNMOS管PMOS管CMOS電路目前六十六頁\總數(shù)一百四十八頁\編于七點UCCST2DT1uiuoui=0截止ugs2=UCC導(dǎo)通u０=“１”1、“非”門電路目前六十七頁\總數(shù)一百四十八頁\編于七點UCCST2DT1uiuoui=１導(dǎo)通截止u０=“０”目前六十八頁\總數(shù)一百四十八頁\編于七點2、“與非”門電路（略）3、“或非”門電路（略）目前六十九頁\總數(shù)一百四十八頁\編于七點三、CMOS電路的優(yōu)點１、靜態(tài)功耗小。２、允許電源電壓范圍寬（318V）。3、扇出系數(shù)大，抗噪容限大。目前七十頁\總數(shù)一百四十八頁\編于七點§2.5邏輯代數(shù)一、邏輯代數(shù)運(yùn)算法則在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個對立的邏輯狀態(tài)，如電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等。目前七十一頁\總數(shù)一百四十八頁\編于七點1、幾種基本的邏輯運(yùn)算從三種基本的邏輯關(guān)系，我們可以得到以下邏輯運(yùn)算：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=1目前七十二頁\總數(shù)一百四十八頁\編于七點2、邏輯代數(shù)的基本定律（1）基本運(yùn)算規(guī)則A+0=AA+1=1A?0=0?A=0A?1=A目前七十三頁\總數(shù)一百四十八頁\編于七點（2）基本代數(shù)規(guī)律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!目前七十四頁\總數(shù)一百四十八頁\編于七點（3）吸收規(guī)則a.原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對邏輯式進(jìn)行化簡。例如：被吸收目前七十五頁\總數(shù)一百四十八頁\編于七點b.反變量的吸收：證明：例如：被吸收目前七十六頁\總數(shù)一百四十八頁\編于七點c.混合變量的吸收：證明：例如：1吸收目前七十七頁\總數(shù)一百四十八頁\編于七點(4)反演定理：可以用列真值表的方法證明：目前七十八頁\總數(shù)一百四十八頁\編于七點二、邏輯函數(shù)的表示法1、真值表：將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出。目前七十九頁\總數(shù)一百四十八頁\編于七點請注意n個變量可以有2n個組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。目前八十頁\總數(shù)一百四十八頁\編于七點2、邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用“與或”的形式。比如：若表達(dá)式中的乘積包含了所有變量的原變量或反變量，則這一項稱為最小項，上式中每一項都是最小項。若兩個最小項只有一個變量以原、反區(qū)別，稱它們邏輯相鄰。目前八十一頁\總數(shù)一百四十八頁\編于七點邏輯相鄰邏輯相鄰的項可以合并，消去一個因子目前八十二頁\總數(shù)一百四十八頁\編于七點3、卡諾圖：將n個輸入變量的全部最小項用小方塊陣列圖表示，并且將邏輯相臨的最小項放在相臨的幾何位置上，所得到的陣列圖就是n變量的卡諾圖。卡諾圖的每一個方塊（最小項）代表一種輸入組合，并且把對應(yīng)的輸入組合注明在陣列圖的上方和左方。目前八十三頁\總數(shù)一百四十八頁\編于七點AB0101ABC0001111001兩變量卡諾圖三變量卡諾圖目前八十四頁\總數(shù)一百四十八頁\編于七點ABCD0001111000011110四變量卡諾圖單元編號0010，對應(yīng)于最小項：ABCD=0100時函數(shù)取值函數(shù)取0、1均可，稱為無所謂狀態(tài)。只有一項不同目前八十五頁\總數(shù)一百四十八頁\編于七點有時為了方便，用二進(jìn)制對應(yīng)的十進(jìn)制表示單元編號。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7單元取1，其它取0目前八十六頁\總數(shù)一百四十八頁\編于七點ABCD0001111000011110目前八十七頁\總數(shù)一百四十八頁\編于七點4、邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD目前八十八頁\總數(shù)一百四十八頁\編于七點三、邏輯函數(shù)的化簡1、利用邏輯代數(shù)的基本公式：例：反變量吸收提出AB=1提出A目前八十九頁\總數(shù)一百四十八頁\編于七點例：反演配項被吸收被吸收目前九十頁\總數(shù)一百四十八頁\編于七點AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！目前九十一頁\總數(shù)一百四十八頁\編于七點2、利用卡諾圖化簡：ABC0001111001目前九十二頁\總數(shù)一百四十八頁\編于七點ABC0001111001AB?目前九十三頁\總數(shù)一百四十八頁\編于七點ABC0001111001ABBCF=AB+BC化簡過程：目前九十四頁\總數(shù)一百四十八頁\編于七點利用卡諾圖化簡的規(guī)則：（1）相臨單元的個數(shù)是2N個，并組成矩形時，可以合并。ABCD0001111000011110AD目前九十五頁\總數(shù)一百四十八頁\編于七點ABCD0001111000011110目前九十六頁\總數(shù)一百四十八頁\編于七點（2）先找面積盡量大的組合進(jìn)行化簡，可以減少每項的因子數(shù)。（3）各最小項可以重復(fù)使用。（4）注意利用無所謂狀態(tài)，可以使結(jié)果大大簡化。（5）所有的1都被圈過后，化簡結(jié)束。（6）化簡后的邏輯式是各化簡項的邏輯和(“與或”式）。目前九十七頁\總數(shù)一百四十八頁\編于七點例：化簡F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A目前九十八頁\總數(shù)一百四十八頁\編于七點例：化簡ABCD0001111000011110ABD目前九十九頁\總數(shù)一百四十八頁\編于七點例：已知真值表如圖，用卡諾圖化簡。101狀態(tài)未給出，即是無所謂狀態(tài)。目前一百頁\總數(shù)一百四十八頁\編于七點ABC0001111001化簡時可以將無所謂狀態(tài)當(dāng)作1或0，目的是得到最簡結(jié)果。認(rèn)為是1AF=A目前一百零一頁\總數(shù)一百四十八頁\編于七點§2.6組合邏輯電路分析

1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)行化簡。3、列出輸入輸出狀態(tài)表并得出結(jié)論。電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系目前一百零二頁\總數(shù)一百四十八頁\編于七點例：分析下圖的邏輯功能。

&&&ABF目前一百零三頁\總數(shù)一百四十八頁\編于七點真值表相同為“1”不同為“0”同或門=1目前一百零四頁\總數(shù)一百四十八頁\編于七點例：分析下圖的邏輯功能。

&&&&ABF目前一百零五頁\總數(shù)一百四十八頁\編于七點真值表相同為“0”不同為“1”異或門=1目前一百零六頁\總數(shù)一百四十八頁\編于七點例：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11目前一百零七頁\總數(shù)一百四十八頁\編于七點&2&3&4AMB1F=010被封鎖1選通電路目前一百零八頁\總數(shù)一百四十八頁\編于七點§2.7組合邏輯電路設(shè)計任務(wù)要求最簡單的邏輯電路1、指定實際問題的邏輯含義，列出真值表(狀態(tài)表）。分析步驟：2、寫出邏輯式并用邏輯代數(shù)或卡諾圖對邏輯式進(jìn)行化簡。3、畫出邏輯圖。目前一百零九頁\總數(shù)一百四十八頁\編于七點例：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1、首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。2、根據(jù)題意列出邏輯狀態(tài)表。目前一百一十頁\總數(shù)一百四十八頁\編于七點邏輯狀態(tài)表3、畫出卡諾圖：目前一百一十一頁\總數(shù)一百四十八頁\編于七點用卡諾圖化簡ABC0001111001ABACBC目前一百一十二頁\總數(shù)一百四十八頁\編于七點4、根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF目前一百一十三頁\總數(shù)一百四十八頁\編于七點&&&&ABCF若用與非門實現(xiàn)目前一百一十四頁\總數(shù)一百四十八頁\編于七點§2.8幾種常用的組合邏輯組件

常用的組合部件的種類很多，如加法器、譯碼器、編碼器、數(shù)據(jù)選擇器、比較器、奇偶發(fā)生器及校驗器等。它們應(yīng)用很廣泛，都由中規(guī)模集成產(chǎn)品。一、加法器（它是計算機(jī)系統(tǒng)的基本部件之一）11011001+舉例：A=1101,B=1001,計算A+B011010011目前一百一十五頁\總數(shù)一百四十八頁\編于七點加法運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。（2）最低位是兩個數(shù)最低位的疊加，不需考慮進(jìn)位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。目前一百一十六頁\總數(shù)一百四十八頁\編于七點（1）半加器：半加運(yùn)算不考慮從低位來的進(jìn)位A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位。真值表目前一百一十七頁\總數(shù)一百四十八頁\編于七點真值表目前一百一十八頁\總數(shù)一百四十八頁\編于七點=1&ABSC邏輯圖半加器ABCS邏輯符號目前一百一十九頁\總數(shù)一百四十八頁\編于七點（2）全加器：多位數(shù)相加時，半加器可用于最低為求和，并給出進(jìn)位數(shù)。第二位的相加還要考慮前面低位的進(jìn)位數(shù)……。an---加數(shù)；bn---被加數(shù)；cn-1---低位的進(jìn)位；sn---本位和；cn---進(jìn)位。邏輯狀態(tài)表見下頁目前一百二十頁\總數(shù)一百四十八頁\編于七點1nnnnnnc)baba(c)baba(snnN-1nn-+++=目前一百二十一頁\總數(shù)一百四十八頁\編于七點1nnnnnnc)baba(c)baba(snnN-1nn-+++=半加和：所以：目前一百二十二頁\總數(shù)一百四十八頁\編于七點

全加器的和是半加器S與前級進(jìn)位Cn-1的異或邏輯，因此可用兩個半加器組成一個全加器。用半加器1先得出半加和S，再將S與低位進(jìn)位Cn-1輸入半加器2，半加器2的本位和輸出即為全加和Sn。另外把兩個半加器的進(jìn)位輸出用一個或門進(jìn)行或運(yùn)算，即得到全加進(jìn)位信號Cn。目前一百二十三頁\總數(shù)一百四十八頁\編于七點半加器半加器1anbncnsncnanbncn-1sncn全加器邏輯圖邏輯符號目前一百二十四頁\總數(shù)一百四十八頁\編于七點

全加器SN74LS183的管腳圖114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND目前一百二十五頁\總數(shù)一百四十八頁\編于七點應(yīng)用舉例：用一片SN74LS183構(gòu)成兩位串行進(jìn)位全加器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行進(jìn)位目前一百二十六頁\總數(shù)一百四十八頁\編于七點其它組件：SN74H83---四位串行進(jìn)位全加器。SN74283---四位超前進(jìn)位全加器。目前一百二十七頁\總數(shù)一百四十八頁\編于七點二、編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個信號。（1）二進(jìn)制編碼器將一系列信號狀態(tài)編制成二進(jìn)制代碼。目前一百二十八頁\總數(shù)一百四十八頁\編于七點例：用與非門組成三位二進(jìn)制編碼器---八線-三線編碼器設(shè)八個輸入端為I1I8，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。目前一百二十九頁\總數(shù)一百四十八頁\編于七點真值表目前一百三十頁\總數(shù)一百四十八頁\編于七點I1I2I3I4I5I6I7I8&&&F3F2F18-3譯碼器邏輯圖目前一百三十一頁\總數(shù)一百四十八頁\編于七點（2）二---十進(jìn)制編碼器將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成BCD碼（二-十進(jìn)制碼）。輸入是0~9十個數(shù)字，輸出的是對應(yīng)的二進(jìn)制代碼。十個輸入需要幾位輸出？四位輸入：I0I9輸出：F4

F1這種編碼器通常稱為10/4線編碼器。列出狀態(tài)表如下：目前一百三十二頁\總數(shù)一百四十八頁\編于七點輸入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001狀態(tài)表目前一百三十三頁\總數(shù)一百四十八頁\編于七點邏輯圖略目前一百三十四頁\總數(shù)一百四十八頁\編于七點（3）優(yōu)先編碼器若多個輸入端同時有信號的情況如何處理呢？（比如：計算機(jī)系統(tǒng)的中斷請求）要求主機(jī)能自動識別這些請求信號的優(yōu)先級別