IC筆試面試題目集合

IC筆試面試題目集合

1、

我們企業(yè)產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路認(rèn)識(shí)，列舉一些與集成電路相關(guān)內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG

等概念）。（仕蘭微面試題目）

2、FPGA和ASIC概念，他們區(qū)分。（未知）

FPGA是可編程ASIC。

ASIC:專用集成電路，它是面向?qū)ｉT用途電路，專門為一個(gè)用戶設(shè)計(jì)和制造。依照一個(gè)用戶特定要求，能以低研制成本，短、交貨周期供貨全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具備設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)

模擬電路

3、基爾霍夫定律內(nèi)容是什么？（仕蘭微電子）

基爾霍夫定律（KirchhoffLaw）

基爾霍夫電流定律（KCL）：對(duì)任一集總參數(shù)電路中任一節(jié)點(diǎn)，在任一瞬間，流出該節(jié)點(diǎn)全部電流代數(shù)和恒為零。

基爾霍夫電壓定律（KVL）：對(duì)任一集總參數(shù)電路中任一回路，在任一瞬間，沿此回路各段電壓代數(shù)和恒為零。

4、平板電容公式C=εS/4πkd

5、三極管曲線特征。（未知）

6、描述反饋電路概念，列舉他們應(yīng)用。（仕蘭微電子）

反饋是將放大器輸出信號(hào)(電壓或電流)一部分或全部,回授到放大器輸入端與輸入信號(hào)進(jìn)行比較(相加或相減),并用比較所得有效輸入信號(hào)去控制輸出,這就是放大器反饋過(guò)程.凡是回授到放大器輸入端反饋信號(hào)起加強(qiáng)輸入原輸入信號(hào),使輸入信號(hào)增加稱正反饋.反之則反.按其電路結(jié)構(gòu)又分為:電流反饋電路和電壓反饋電路.正反饋電路多應(yīng)用在電子振蕩電路上,而負(fù)反饋電路則多應(yīng)用在各種高低頻放大電路上.因應(yīng)用較廣,所以我們?cè)谶@里就負(fù)反饋電路加以闡述.負(fù)反饋對(duì)放大器性能有四種影響:1.負(fù)反饋能提升放大器增益穩(wěn)定性.（溫度穩(wěn)定性）2.負(fù)反饋能使放大器通頻帶展寬.3.負(fù)反饋能降低放大器失真.4.負(fù)反饋能提升放大器信噪比.5.負(fù)反饋對(duì)放大器輸出輸入電阻有影響。

7、負(fù)反饋種類

電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋

8、放大電路頻率賠償目標(biāo)是什么，有哪些方法？（仕蘭微電子）

賠償后波特圖。（凹凸）

頻率賠償是采取一定伎倆改變集成運(yùn)放頻率響應(yīng)，產(chǎn)生相位和頻率差消除。

使反饋系統(tǒng)穩(wěn)定主要方法就是頻率賠償.

慣用方法是在基本電路或反饋網(wǎng)絡(luò)中添加一些元件來(lái)改變反饋放大電路開環(huán)頻率特征(主要是把高頻時(shí)最小極點(diǎn)頻率與其相近極點(diǎn)頻率間距拉大),破壞自激振蕩條件,經(jīng)確保閉環(huán)穩(wěn)定工作,并滿足要求穩(wěn)定裕度,實(shí)際工作中常采取方法是在基本放大器中接入由電容或RC元件組成賠償電路,來(lái)消去自激振蕩.

9、怎樣頻率響應(yīng)算是穩(wěn)定，怎樣改變頻響曲線。（未知）

右半平面無(wú)極點(diǎn)，虛軸無(wú)二階以上極點(diǎn)。

10、基本放大電路種類，優(yōu)缺點(diǎn)，尤其是廣泛采取差分結(jié)構(gòu)原因。（未知）

①共射放大電路

?具備較高放大倍數(shù)；

?輸入和輸出信號(hào)相位相反；

?輸入電阻不高；

?輸出電阻取決于Rc數(shù)值。若要減小輸出電阻，需要減小Rc阻值，這將影響電路放大倍數(shù)。

②共集電極電路

?電壓放大倍數(shù)小于1；

?輸入和輸出信號(hào)同相；

?輸入電阻較高，信號(hào)源內(nèi)阻不很低時(shí)仍可獲取較大輸入信號(hào)；

?輸出電阻較小，所以帶負(fù)載能力較強(qiáng)。所以，它多用于輸入級(jí)或輸出級(jí)。

對(duì)因?yàn)橐r底耦合產(chǎn)生輸入共模噪聲有著抑制作用

11、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）

11、畫差放兩個(gè)輸入管。（凹凸）

12、畫出由運(yùn)放組成加法、減法、微分、積分運(yùn)算電路原理圖。并畫出一個(gè)晶體管級(jí)

運(yùn)放電路。（仕蘭微電子）

13、用運(yùn)算放大器組成一個(gè)10倍放大器。（未知）

14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓特征（就是個(gè)積分電路），并求輸出端某點(diǎn)

rise/fall時(shí)間。(Infineon筆試試題)

15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間電壓，輸出電壓分別為C上電壓和R上電壓，要求繪制這兩種電路輸入電壓頻譜，判斷這兩種電路

8、給出一個(gè)差分運(yùn)放，怎樣相位賠償，并畫補(bǔ)為高通濾波器，何為低通濾波器。當(dāng)RC<16、有源濾波器和無(wú)源濾波器原理及區(qū)分?（新太硬件）

17、有一時(shí)域信號(hào)S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其經(jīng)過(guò)低通、帶通、高通濾波器后信號(hào)表示方式。（未知）

18、選擇電阻時(shí)要考慮什么？（東信筆試題）

19、在CMOS電路中，要有一個(gè)單管作為開關(guān)管精準(zhǔn)傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為何？（仕蘭微電子）

20、給出多個(gè)mos管組成電路求5個(gè)點(diǎn)電壓。(Infineon筆試試題)

21、電壓源、電流源是集成電路中經(jīng)慣用到模塊，請(qǐng)畫出你知道線路結(jié)構(gòu)，簡(jiǎn)單描述其優(yōu)缺點(diǎn)。（仕蘭微電子）

22、畫電流偏置產(chǎn)生電路，并解釋。（凹凸）

23、史密斯特電路,求回差電壓。（華為面試題）

24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī),12分之一周期....)（華為面試題）

25、LC正弦波振蕩器有哪幾個(gè)三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）

26、VCO是什么,什么參數(shù)(壓控振蕩器?)（華為面試題）

27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）

28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器怎樣搭）。（未知）

29、求鎖相環(huán)輸出頻率，給了一個(gè)鎖相環(huán)結(jié)構(gòu)圖。（未知）

30、假如企業(yè)做高頻電子，可能還要RF知識(shí)，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未

知）

31、一電源和一段傳輸線相連（長(zhǎng)度為L(zhǎng),傳輸時(shí)間為T），畫出終端處波形，考慮傳輸線

無(wú)損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）

32、微波電路匹配電阻。（未知）

33、DAC和ADC實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）

34、A/D電路組成、工作原理。（未知）

35、實(shí)際工作所需要一些技術(shù)知識(shí)(面試輕易問(wèn)到)。如電路低功耗，穩(wěn)定，高速怎樣

做到，調(diào)運(yùn)放，布版圖注意地方等等,通常會(huì)針對(duì)簡(jiǎn)歷上你所寫做過(guò)東西詳細(xì)問(wèn)，必定會(huì)問(wèn)得很細(xì)（所以別把什么都寫上，精通之類詞也別用太多了），這個(gè)東西各個(gè)人就不一樣了，不好說(shuō)什么了。（未知）

數(shù)字電路

1、同時(shí)電路和異步電路區(qū)分是什么？（仕蘭微電子）

2、什么是同時(shí)邏輯和異步邏輯？（漢王筆試）

同時(shí)邏輯是時(shí)鐘之間有固定因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定因果關(guān)系。

3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特征上有什么詳細(xì)要求？（漢王筆試）

線與邏輯是兩個(gè)輸出信號(hào)相連能夠?qū)崿F(xiàn)與功效。在硬件上，要用oc門來(lái)實(shí)現(xiàn)，因?yàn)椴挥胦c門可能使灌電流過(guò)大，而燒壞邏輯門。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

4、什么是Setup和Holdup時(shí)間？（漢王筆試）

5、setup和holdup時(shí)間,區(qū)分.（南山之橋）

6、解釋setuptime和holdtime定義和在時(shí)鐘信號(hào)延遲時(shí)改變。（未知）

7、解釋setup和holdtimeviolation，畫圖說(shuō)明，并說(shuō)明處理方法。（威盛VIA.11.06上海筆試試題）

Setup/holdtime是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間時(shí)間要求。建立時(shí)間是指觸發(fā)器時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間抵達(dá)芯片，這個(gè)T就是建立時(shí)間-Setuptime.如不滿足setuptime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變時(shí)間。假如holdtime不夠，數(shù)據(jù)一樣不能被打入觸發(fā)器。建立時(shí)間(SetupTime)和保持時(shí)間（Holdtime）。建立時(shí)間是指在時(shí)鐘邊緣前，數(shù)據(jù)信號(hào)需要保持不變時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊緣后數(shù)據(jù)信號(hào)需要保持不變時(shí)間。假如不滿足建立和保持時(shí)間話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn)metastability情況。假如數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后連續(xù)時(shí)間均超出建立和保持時(shí)間，那么超出量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

8、說(shuō)說(shuō)對(duì)數(shù)字邏輯中競(jìng)爭(zhēng)和冒險(xiǎn)了解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微電子）

9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？怎樣消除？（漢王筆試）

在組合邏輯中，因?yàn)殚T輸入信號(hào)通路中經(jīng)過(guò)了不一樣延時(shí)，造成抵達(dá)該門時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。假如布爾式中有相反信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。處理方法：一是添加布爾式消去項(xiàng)，二是在芯片外部加電容。

10、你知道那些慣用邏輯電平？TTL與COMS電平能夠直接互連嗎？（漢王筆試）

慣用邏輯電平：12V，5V，3.3V；TTL和CMOS不能夠直接互連，因?yàn)門TL是在0.3-3.6V之間，而CMOS則是有在12V有在5V。CMOS輸出接到TTL是能夠直接互連。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

11、怎樣處理亞穩(wěn)態(tài)。（飛利浦－大唐筆試）

亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)要求時(shí)間段內(nèi)達(dá)成一個(gè)可確認(rèn)狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確電平上。在這個(gè)穩(wěn)定時(shí)間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，而且這種無(wú)

用輸出電平能夠沿信號(hào)通道上各個(gè)觸發(fā)器級(jí)聯(lián)式傳輸下去。

12、IC設(shè)計(jì)中同時(shí)復(fù)位與異步復(fù)位區(qū)分。（南山之橋）

13、MOORE與MEELEY狀態(tài)機(jī)特征。（南山之橋）

14、多時(shí)域設(shè)計(jì)中,怎樣處理信號(hào)跨時(shí)域。（南山之橋）

15、給了regsetup,hold時(shí)間，求中間組合邏輯delay范圍。（飛利浦－大唐筆試）

Delay<period-setup–hold

16、時(shí)鐘周期為T,觸發(fā)器D1建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問(wèn)，觸發(fā)器D2建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華為）

17、給出某個(gè)通常時(shí)序電路圖，有Tsetup,Tdelay,Tck->q,還有clockdelay,寫出決定最大時(shí)鐘原因，同時(shí)給出表示式。（威盛VIA.11.06上海筆試試題）

18、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬優(yōu)缺點(diǎn)。（威盛VIA.11.06上海筆試試題）

19、一個(gè)四級(jí)Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)怎樣改進(jìn)timing。（威盛VIA.11.06上海筆試試題）

20、給出一個(gè)門級(jí)圖，又給了各個(gè)門傳輸延時(shí)，問(wèn)關(guān)鍵路徑是什么，還問(wèn)給出輸入，使得輸出依賴于關(guān)鍵路徑。（未知）

21、邏輯方面數(shù)字電路卡諾圖化簡(jiǎn)，時(shí)序（同時(shí)異步差異），觸發(fā)器有幾個(gè)（區(qū)分，優(yōu)

點(diǎn)），全加器等等。（未知）

22、卡諾圖寫出邏輯表示使。（威盛VIA.11.06上海筆試試題）

23、化簡(jiǎn)F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)和。（威盛）

24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve(Vout-Vin)AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛筆試題circuitdesign-beijing-03.11.09）

25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthofPMOSandNMOSandexplain?

26、為何一個(gè)標(biāo)準(zhǔn)倒相器中P管寬長(zhǎng)比要比N管寬長(zhǎng)比大？（仕蘭微電子）

un×Cox×W/L??

27、用mos管搭出一個(gè)二輸入與非門。（揚(yáng)智電子筆試）

28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelay

time)。（威盛筆試題circuitdesign-beijing-03.11.09）

29、畫出NOT,NAND,NOR符號(hào)，真值表，還有transistorlevel電路。（Infineon筆

試）

30、畫出CMOS圖，畫出tow-to-onemuxgate。（威盛VIA.11.06上海筆試試題）

31、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦－大唐筆試）

32、畫出Y=A*B+Ccmos電路圖。（科廣試題）

33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。（飛利浦－大唐筆試）

34、畫出CMOS電路晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B+C(D+E)。（仕蘭微電子）

35、利用4選1實(shí)現(xiàn)F(x,y,z)=xz+yz'。（未知）

36、給一個(gè)表示式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量與非門實(shí)現(xiàn)（實(shí)際上就是化

簡(jiǎn)）。

37、給出一個(gè)簡(jiǎn)單由多個(gè)NOT,NAND,NOR組成原理圖，依照輸入波形畫出各點(diǎn)波形。

（Infineon筆試）

38、為了實(shí)現(xiàn)邏輯（AXORB）OR（CANDD），請(qǐng)選取以下邏輯中一個(gè)，并說(shuō)明為什

么？1）INV

2）AND

3）OR

4）NAND

5）NOR

6）XOR

答案：NAND（未知）

39、用與非門等設(shè)計(jì)全加法器。（華為）

40、給出兩個(gè)門電路讓你分析異同。（華為）

41、用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為…（仕蘭微電子）

42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是假如A,B,C,D,E中1個(gè)數(shù)比0多，那么F輸出為1，不然F為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。（未知）

43、用波形表示D觸發(fā)器功效。（揚(yáng)智電子筆試）

44、用傳輸門和倒向器搭一個(gè)邊緣觸發(fā)器。（揚(yáng)智電子筆試）

45、用邏輯們畫出D觸發(fā)器。（威盛VIA.11.06上海筆試試題）

46、畫出DFF結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之。（威盛）

47、畫出一個(gè)CMOSD鎖存器電路圖和版圖。（未知）

48、D觸發(fā)器和D鎖存器區(qū)分。（新太硬件面試）

49、簡(jiǎn)述latch和filp-flop異同。（未知）

50、LATCH和DFF概念和區(qū)分。（未知）

51、latch與register區(qū)分,為何現(xiàn)在多用register.行為級(jí)描述中l(wèi)atch怎樣產(chǎn)生。（南山之橋）

52、用D觸發(fā)器做個(gè)二分顰電路.又問(wèn)什么是狀態(tài)圖。（華為）

53、請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻邏輯電路？（漢王筆試）

54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試）

55、Howmanyflip-flopcircuitsareneededtodivideby16?

(Intel)16分頻？

56、用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage，輸出carryout和next-stage.（未知）

57、用D觸發(fā)器做個(gè)4進(jìn)制計(jì)數(shù)。（華為）

58、實(shí)現(xiàn)N位JohnsonCounter,N=5。（南山之橋）

59、用你熟悉設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制呢？（仕蘭微電子）

60、數(shù)字電路設(shè)計(jì)當(dāng)然必問(wèn)Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未知）

61、BLOCKINGNONBLOCKING賦值區(qū)分。（南山之橋）

65、請(qǐng)用HDL描述四位全加法器、5分頻電路。（仕蘭微電子）

66、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知）

67、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知）

68、一個(gè)狀態(tài)機(jī)題目用verilog實(shí)現(xiàn)（不過(guò)這個(gè)狀態(tài)機(jī)畫實(shí)在比較差，很輕易誤解

）。（威盛VIA.11.06上海筆試試題）

69、描述一個(gè)交通信號(hào)燈設(shè)計(jì)。（仕蘭微電子）

70、畫狀態(tài)機(jī)，接收1，2，5分錢賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng)智電子筆試）

71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣soda水，只能投進(jìn)三種硬幣，要正確找回錢

數(shù)。

（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)要求。（未知）

72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1）

畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)要求；（3）設(shè)計(jì)

工程中可使用工具及設(shè)計(jì)大致過(guò)程。（未知）

73、畫出能夠檢測(cè)10010串狀態(tài)圖,并verilog實(shí)現(xiàn)之。（威盛）

74、用FSM實(shí)現(xiàn)101101序列檢測(cè)模塊。（南山之橋）

a為輸入端，b為輸出端，假如a連續(xù)輸入為1101則b輸出為1，不然為0。

比如a：

b：

請(qǐng)畫出statemachine；請(qǐng)用RTL描述其statemachine。（未知）

78、sram，falshmemory，及dram區(qū)分？（新太硬件面試）

79、給出單管DRAM原理圖

(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁(yè)圖9－14b)，問(wèn)你有什么方法提升refreshtime，總共有5個(gè)問(wèn)題，記不起來(lái)了。（降低溫度，增大電容存放容量）（Infineon筆試）

81、名詞:sram,ssram,sdram

名詞IRQ,BIOS,USB,VHDL,SDR

IRQ:

InterruptReQuest

BIOS:

BasicInputOutputSystem

USB:

UniversalSerialBus

VHDL:VHICHardwareDescriptionLanguage

SDR:

SingleDataRate

壓控振蕩器英文縮寫(VCO)。

動(dòng)態(tài)隨機(jī)存放器英文縮寫(DRAM)。

名詞解釋，無(wú)聊外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline、

IRQ,BIOS,USB,VHDL,VLSIVCO(壓控振蕩器)RAM(動(dòng)態(tài)隨機(jī)存放器)，F(xiàn)IRIIRDFT(離散

傅立葉變換)或者是漢字，比如：a.量化誤差

b.直方圖

c.白平衡

3、什么叫做OTP片(OTP（一次性可編程）)、掩膜片，二者區(qū)分何在？（仕蘭微面試題目）

OTP與掩膜OTP是一次性寫入單片機(jī)。過(guò)去認(rèn)為一個(gè)單片機(jī)產(chǎn)品成熟是以投產(chǎn)掩膜型單片機(jī)為標(biāo)志。因?yàn)檠谀ば枰欢ㄉa(chǎn)周期，而OTP型單片機(jī)價(jià)格不停下降，使得近年來(lái)直接使用OTP完成最終產(chǎn)品制造更為流行。它較之掩膜具備生產(chǎn)周期短、風(fēng)險(xiǎn)小特點(diǎn)。近年來(lái)，OTP型單片機(jī)需量大幅度上揚(yáng)，為適應(yīng)這種需求許多單片機(jī)都采取了在片編程技術(shù)(InSystemProgramming)。未編程OTP芯片可采取裸片Bonding技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后經(jīng)過(guò)單片機(jī)上引出編程線、串行數(shù)據(jù)、時(shí)鐘線等對(duì)單片機(jī)編程。處理了批量寫OTP芯片時(shí)輕易出現(xiàn)芯片與寫入器接觸不好問(wèn)題。使OTP裸片得以廣泛使用，降低了產(chǎn)品成本。編程線與I/O線共用，不增加單片機(jī)額外引腳。而一些生產(chǎn)廠商推出單片機(jī)不再有掩膜型，全部為有ISP功效OTP。

4、你知道集成電路設(shè)計(jì)表示方式有哪幾個(gè)？（仕蘭微面試題目）

5、描述你對(duì)集成電路設(shè)計(jì)流程認(rèn)識(shí)。（仕蘭微面試題目）

通常來(lái)說(shuō)asic和fpga/cpld沒關(guān)于系！fpga是我們?cè)谛∨炕蛘咴囼?yàn)中采取，生活中電子器件上極少見到。而asic是經(jīng)過(guò)掩膜得到，它是不可被修改。至于流程，應(yīng)該是前端、綜合、仿真、后端、檢驗(yàn)、加工、測(cè)試、封裝。

6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）

通?？蓪PGA/CPLD設(shè)計(jì)流程歸納為以下7個(gè)步驟，這與ASIC設(shè)計(jì)有相同之處。

1.設(shè)計(jì)輸入。在傳統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用傳統(tǒng)原理圖輸入方法來(lái)開始設(shè)計(jì)。自90年代初，Verilog、VHDL、AHDL等硬件描述語(yǔ)言輸入方法在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。

2.前仿真（功效仿真）。設(shè)計(jì)電路必須在布局布線前驗(yàn)證電路功效是否有效。（ASCI設(shè)計(jì)中，這一步驟稱為第一次Sign-off）PLD設(shè)計(jì)中，有時(shí)跳過(guò)這一步。

3.設(shè)計(jì)編譯。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級(jí)邏輯電路設(shè)轉(zhuǎn)化翻譯過(guò)程，即把設(shè)計(jì)輸入某種或某幾個(gè)數(shù)據(jù)格式(網(wǎng)表)轉(zhuǎn)化為軟件可識(shí)別某種數(shù)據(jù)格式(網(wǎng)表)。

4.優(yōu)化。對(duì)于上述綜合生成網(wǎng)表，依照布爾方程功效等效標(biāo)準(zhǔn)，用更小更加快綜合結(jié)果代替一些復(fù)雜單元，并與指定庫(kù)映射生成新網(wǎng)表，這是減小電路規(guī)模一條必由之路。

5.布局布線。在PLD設(shè)計(jì)中，3-5步能夠用PLD廠家提供開發(fā)軟件（如Maxplus2）自動(dòng)一次完成。

6.后仿真（時(shí)序仿真）需要利用在布局布線中取得精準(zhǔn)參數(shù)再次驗(yàn)證電路時(shí)序。（ASCI設(shè)計(jì)中，這一步驟稱為第二次Sign—off）。

7.生產(chǎn)。布線和后仿真完成之后，就能夠開始ASCI或PLD芯片投產(chǎn)

7、IC設(shè)計(jì)前端到后端流程和eda工具。（未知）

邏輯設(shè)計(jì)--子功效分解--詳細(xì)時(shí)序框圖--分塊邏輯仿真--電路設(shè)計(jì)(RTL級(jí)描述)--功效仿真--綜合(加時(shí)序約束和設(shè)計(jì)庫(kù))--電路網(wǎng)表--網(wǎng)表仿真)-預(yù)布局布線(SDF文件)--網(wǎng)表仿真(帶延時(shí)文件)--靜態(tài)時(shí)序分析--布局布線--參數(shù)提取--SDF文件--后仿真--靜態(tài)時(shí)序分析--測(cè)試向量生成--工藝設(shè)計(jì)與生產(chǎn)--芯片測(cè)試--芯片應(yīng)用，在驗(yàn)證過(guò)程中出現(xiàn)時(shí)序收斂，功耗，面積問(wèn)題，應(yīng)返回前端代碼輸入進(jìn)行重新修改，再仿真，再綜合，再驗(yàn)證，通常都要重復(fù)好幾次才能最終送去foundry廠流片。

9、Asicdesignflow（設(shè)計(jì)流程）。（威盛VIA.11.06上海筆試試題）()

11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)工具。（揚(yáng)智電子筆試）

先介紹下IC開發(fā)流程：

1.）代碼輸入（designinput)

用vhdl或者是verilog語(yǔ)言來(lái)完成器件功效描述，生成hdl代碼

語(yǔ)言輸入工具：SUMMIT

VISUALHDL

MENTOR

RENIOR

圖形輸入:

composer(cadence);

viewlogic(viewdraw)

2.）電路仿真（circuitsimulation)

將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功效描述是否正確

數(shù)字電路仿真工具：

Verolog：

CADENCE

Verolig-XL

SYNOPSYS

VCS

MENTOR

Modle-sim

VHDL:

CADENCE

NC-vhdl

SYNOPSYS

VSS

MENTOR

Modle-sim

模擬電路仿真工具：

***ANTIHSpicepspice，spectremicromicrowave:

eesoft:hp

3.）邏輯綜合（synthesistools)

邏輯綜合工具能夠?qū)⒃O(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝伎倆門級(jí)電路；將初級(jí)仿真中所沒有考慮門沿（gatesdelay）反標(biāo)到生成門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成網(wǎng)表稱為物理網(wǎng)表。

12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端整個(gè)流程？（仕蘭微面試題目）

13、是否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元

素？（仕蘭微面試題目）

Protel

Protel99是基于Win95/WinNT/Win98/Win純32位電路設(shè)計(jì)制版系統(tǒng)。Protel99提供了一個(gè)集成設(shè)計(jì)環(huán)境，包含了原理圖設(shè)計(jì)和PCB布線工具，集成設(shè)計(jì)文檔管理，支持經(jīng)過(guò)網(wǎng)絡(luò)進(jìn)行工作組協(xié)同設(shè)計(jì)功效。

14、描述你對(duì)集成電路工藝認(rèn)識(shí)。（仕蘭微面試題目）

集成電路是采取半導(dǎo)體制作工藝，在一塊較小單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線方法將元器件組合成完整電子電路。它在電路中用字母“IC”（也有用文字符號(hào)“N”等）表示。

（一）按功效結(jié)構(gòu)分類集成電路按其功效、結(jié)構(gòu)不一樣，能夠分為模擬集成電路和數(shù)字集成電路兩大類。

模擬集成電路用來(lái)產(chǎn)生、放大和處理各種模擬信號(hào)（指幅度隨時(shí)間邊疆改變信號(hào)。比如半導(dǎo)體收音機(jī)音頻信號(hào)、錄放機(jī)磁帶信號(hào)等），而數(shù)字集成電路用來(lái)產(chǎn)生、放大和處理各種數(shù)字信號(hào)（指在時(shí)間上和幅度上離散取值信號(hào)。比如VCD、DVD重放音頻信號(hào)和視頻信號(hào)）。

（二）按制作工藝分類

集成電路按制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。

（三）按集成度高低分類

集成電路按集成度高低不一樣可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。（四）按導(dǎo)電類型不一樣分類

集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。

雙極型集成電路制作工藝復(fù)雜，功耗較大，代表集成電路有TTL、ECL、HTL、LST-TL、STTL等類型。單極型集成電路制作工藝簡(jiǎn)單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型。

（五）按用途分類

集成電路按用途可分為電視機(jī)用集成電路。音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路、電子琴用集成電路、通信用集成電路、攝影機(jī)用集成電路、遙控集成電路、語(yǔ)言集成電路、報(bào)警器用集成電路及各種專用集成電路。

電視機(jī)用集成電路包含行、場(chǎng)掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV轉(zhuǎn)換集成電路、開關(guān)電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫處理集成電路、微處理器（CPU）集成電路、存放器集成電路等。

音響用集成電路包含AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運(yùn)算放大集成電路、音頻功率放大集成電路、圍繞聲處理集成電路、電平驅(qū)動(dòng)集成電路、電子音量控制集成電路、延時(shí)混響集成電路、電子開關(guān)集成電路等。

影碟機(jī)用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號(hào)處理集成電路、音響效果集成電路、RF信號(hào)處理集成電路、數(shù)字信號(hào)處理集成電路、伺服集成電路、電動(dòng)機(jī)驅(qū)動(dòng)集成電路等。

錄像機(jī)用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動(dòng)集成電路、音頻處理集成電路、視頻處理集成電路。

15、列舉幾個(gè)集成電路經(jīng)典工藝。工藝上常提到0.25,0.18指是什么？（仕蘭微面試題

目）

制造工藝：我們經(jīng)常說(shuō)0.18微米、0.13微米制程，就是指制造工藝了。制造工藝直接關(guān)系到cpu電氣性能。而0.18微米、0.13微米這個(gè)尺度就是指是cpu關(guān)鍵中線路寬度。線寬越小，cpu功耗和發(fā)燒量就越低，并能夠工作在更高頻率上了。所以以前0.18微米cpu最高頻率比較低，用0.13微米制造工藝cpu會(huì)比0.18微米制造工藝發(fā)燒量低都是這個(gè)道理了。

16、請(qǐng)描述一下國(guó)內(nèi)工藝現(xiàn)實(shí)狀況。（仕蘭微面試題目）

17、半導(dǎo)體工藝中，摻雜有哪幾個(gè)方式？（仕蘭微面試題目）

依照摻入雜質(zhì)不一樣，雜質(zhì)半導(dǎo)體能夠分為N型和P型兩大類。N型半導(dǎo)體中摻入雜質(zhì)為磷等五價(jià)元素，磷原子在取代原晶體結(jié)構(gòu)中原子并組成共價(jià)鍵時(shí)，多出第五個(gè)價(jià)電子很輕易擺脫磷原子核束縛而成為自由電子，于是半導(dǎo)體中自由電子數(shù)目大量增加，自由電子成為多數(shù)載流子，空穴則成為少數(shù)載流子。P型半導(dǎo)體中摻入雜質(zhì)為硼或其余三價(jià)元素，硼原子在取代原晶體結(jié)構(gòu)中原子并組成共價(jià)鍵時(shí)，將因缺乏一個(gè)價(jià)電子而形成一個(gè)空穴，于是半導(dǎo)體中空穴數(shù)目大量增加，空穴成為多數(shù)載流子，而自由電子則成為少數(shù)載流子。

18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生過(guò)程及最終結(jié)果？（仕蘭微面試題目）

Latch-up閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器(SCR,SiliconControlledRectifier)效應(yīng)。在整體硅CMOS管下，不一樣極性攙雜區(qū)域間都會(huì)組成P-N結(jié)，而兩個(gè)靠近反方向P-N結(jié)就組成了一個(gè)雙極型晶體三極管。所以CMOS管下面會(huì)組成多個(gè)三極管，這些三極管本身就可能組成一個(gè)電路。這就是MOS管寄生三極管效應(yīng)。假如電路偶然中出現(xiàn)了能夠使三極管開通條件，這個(gè)寄生電路就會(huì)極大影響正常電路運(yùn)作，會(huì)使原本MOS電路承受比正常工作大得多電流，可能使電路快速燒毀。Latch-up狀態(tài)下器件在電源與地之間形成短路，造成大電流、EOS（電過(guò)載）和器件損壞。

19、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防方法.（科廣試題）

20、什么叫Latchup?

閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器(SCR,SiliconControlledRectifier)效應(yīng)。

21、什么叫短窄溝效應(yīng)?（科廣試題）

當(dāng)JFET或MESFET溝道較短，<1um情況下，這么器件溝道內(nèi)電場(chǎng)很高，載流子民飽合速度經(jīng)過(guò)溝道，因而器件工作速度得以提升，載流子漂移速度，通慣用分段來(lái)描述，認(rèn)為電場(chǎng)小于某一臨界電場(chǎng)時(shí)，漂移速度與近似與電場(chǎng)強(qiáng)成正比，遷移率是常數(shù)，當(dāng)電場(chǎng)高于臨界時(shí)，速度飽和是常數(shù)。所以在短溝道中，速度是飽和，漏極電流方程也發(fā)生了改變，，這種由有況下飽和電流不是因?yàn)闇系缞A斷引發(fā)而是因?yàn)樗俣蕊柡汀?/p>

窄溝道效應(yīng)是因?yàn)闇系缹挾确较蜻吘壣媳砻婧谋M區(qū)側(cè)向擴(kuò)散，柵電極上正電荷發(fā)出電場(chǎng)線除大部分終止于耗盡區(qū)外還終止于側(cè)向擴(kuò)散區(qū)，是閾值電壓上升。

22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差異？（仕蘭微面試題目）

23、硅柵COMS工藝中N阱中做是P管還是N管，N阱阱電位連接有什么要求？（仕蘭微面試題目）

24、畫出CMOS晶體管CROSS-OVER圖（應(yīng)該是縱剖面圖），給出全部可能傳輸特征和轉(zhuǎn)移特征。（Infineon筆試試題）

25、以interver為例,寫出N阱CMOSprocess流程,并畫出剖面圖。（科廣試題）

26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Compare

theresistanceofametal,polyanddiffusionintranditionalCMOSprocess.（威盛筆試題circuitdesign-beijing-03.11.09）

27、說(shuō)明mos二分之一工作在什么區(qū)。（凹凸題目和面試）

28、畫p-bulknmos截面圖。（凹凸題目和面試）

29、寫schematicnote（？），越多越好。（凹凸題目和面試）

30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）

31、太底層MOS管物理特征感覺通常不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅索，除非面試出題是個(gè)老學(xué)究。IC設(shè)計(jì)話需要熟悉軟件:Cadence,

Synopsys,Avant，UNIX當(dāng)然也要大約會(huì)操作。

32、unix命令cp-r,rm,uname。（揚(yáng)智電子筆試）

___________________________________________________________________________

單片機(jī)、MCU、計(jì)算機(jī)原理

1、簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)主要組成模塊，并說(shuō)明各模塊之間數(shù)據(jù)流流向和控制流

流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)設(shè)計(jì)標(biāo)準(zhǔn)。（仕蘭微面試題目）

2、畫出8031與2716（2K*8ROM）連線圖，要求采取三-八譯碼器，8031P2.5,P2.4和

P2.3參加譯碼，基當(dāng)?shù)刂贩秶鸀?000H-3FFFH。該2716有沒有重合地址？依照是什么？若

有，則寫出每片2716重合地址范圍。（仕蘭微面試題目）

3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）原理圖。（仕蘭微面試題目）

4、PCI總線含義是什么？PCI總線主要特點(diǎn)是什么？（仕蘭微面試題目）

5、中止概念？簡(jiǎn)述中止過(guò)程。（仕蘭微面試題目）

6、如單片機(jī)中止幾個(gè)/類型，編中止程序注意什么問(wèn)題；（未知）

7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)轉(zhuǎn)速，程序由8051完成。簡(jiǎn)單原理以下：由P3.4輸出脈沖占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開關(guān)來(lái)設(shè)置，直接與P1口相連（開關(guān)撥到下方時(shí)為"0"，撥到上方時(shí)為"1"，組成一個(gè)八位二進(jìn)制數(shù)N），要求占空比為N/256。

（仕蘭微面試題目）

下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功效，請(qǐng)將空余部分添完整。

MOVP1，#0FFH

LOOP1：MOVR4，#0FFH

--------

MOVR3，#00H

LOOP2：MOVA，P1

--------

SUBBA，R3

JNZSKP1

--------

SKP1：MOVC，70H

MOVP3.4，C

ACALLDELAY：此延時(shí)子程序略

--------

--------

AJMPLOOP1

8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢驗(yàn)什么？（東信筆試題）

9、WhatisPCChipset?（揚(yáng)智電子筆試）

芯片組（Chipset）是主板關(guān)鍵組成部分，按照在主板上排列位置不一樣，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU類型和主頻、內(nèi)存類型和最大容量、

ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí)鐘控制器）、USB（通用串行總線）、UltraDMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級(jí)能源管理）等支持。其中北橋芯片起著主導(dǎo)性作用，也稱為主橋（HostBridge）。

除了最通用南北橋結(jié)構(gòu)外，現(xiàn)在芯片組正向更高級(jí)加速集線架構(gòu)發(fā)展，Intel8xx系列芯片組就是這類芯片組代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直

接接入主芯片，能夠提供比PCI總線寬一倍帶寬，達(dá)成了266MB/s。

10、假如簡(jiǎn)歷上還說(shuō)做過(guò)cpu之類，就會(huì)問(wèn)到諸如cpu怎樣工作，流水線之類問(wèn)題。

（未知）

11、計(jì)算機(jī)基本組成部分及其各自作用。（東信筆試題）

12、請(qǐng)畫出微機(jī)接口電路中，經(jīng)典輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。（漢王筆試）

13、cache主要部分什么。（威盛VIA.11.06上海筆試試題）

14、同時(shí)異步傳輸差異（未知）

15、串行通信與同時(shí)通信異同,特點(diǎn),比較。（華為面試題）

16、RS232c高電平脈沖對(duì)應(yīng)TTL邏輯是?(負(fù)邏輯?)（華為面試題）

___________________________________________________________________________

信號(hào)與系統(tǒng)

1、話音頻率通常為300~3400HZ，若對(duì)其采樣且使信號(hào)不失真，其最小采樣頻率應(yīng)為多大？若采取8KHZ采樣頻率，并采取8bitPCM編碼，則存放一秒鐘信號(hào)數(shù)據(jù)量有多

大？（仕蘭微面試題目）

2、什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題）

3、假如模擬信號(hào)帶寬為5khz,要用8K采樣率，怎么辦？(lucent)兩路？

4、信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試題）

5、給出時(shí)域信號(hào)，求其直流分量。（未知）

6、給出一時(shí)域信號(hào)，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級(jí)數(shù)；（3）當(dāng)波形經(jīng)過(guò)低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后輸出波形。（未知）

7、sketch連續(xù)正弦信號(hào)和連續(xù)矩形波(都有圖)傅立葉變換。（Infineon筆試試題）

8、拉氏變換和傅立葉變換表示式及聯(lián)絡(luò)。（新太硬件面題）_________________________________________________________________________

DSP、嵌入式、軟件等

1、請(qǐng)用方框圖描述一個(gè)你熟悉實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)明分析；假如沒有，也能夠自己設(shè)計(jì)一個(gè)簡(jiǎn)單數(shù)字信號(hào)處理系統(tǒng)，并描述其功效及用途。（仕蘭微面試題

目）

2、數(shù)字濾波器分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目）

3、IIR，F(xiàn)IR濾波器異同。（新太硬件面題）

4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n)

a.求h(n)z變換；b.問(wèn)該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器差分方程；（未知）

5、DSP和通用處理器在結(jié)構(gòu)上有什么不一樣，請(qǐng)簡(jiǎn)明畫出你熟悉一個(gè)DSP結(jié)構(gòu)圖。（信威

dsp軟件面試題）

6、說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP定義（或者說(shuō)出他們區(qū)分）（信威dsp軟件面試題）

7、說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ妨私?（信威dsp軟件面試題）

8、請(qǐng)寫出【－8，7】二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和－0.5.（信威

dsp軟件面試題）

9、DSP結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）

10、嵌入式處理器類型(如ARM)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系

統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知）

11、有一個(gè)LDO芯片將用于對(duì)手機(jī)供電，需要你對(duì)他進(jìn)行評(píng)定，你將怎樣設(shè)計(jì)你測(cè)試項(xiàng)目？

12、某程序在一個(gè)嵌入式系統(tǒng)（200MCPU，50MSDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300MCPU，50MSDRAM）中是否還需要優(yōu)化？（Intel）

13、請(qǐng)簡(jiǎn)明描述HUFFMAN編碼基本原理及其基本實(shí)現(xiàn)方法。（仕蘭微面試題目）

14、說(shuō)出OSI七層網(wǎng)絡(luò)協(xié)議中四層（任意四層）。（仕蘭微面試題目）

15、A）

（仕蘭微面試題目）

＃include

voidtestf(int*p)

{

*p+=1;

}

main()

{

int*n,m[2];

n=m;

m[0]=1;

m[1]=8;

testf(n);

printf("Datavalueis%d",*n);

}

------------------------------

B)

＃include

voidtestf(int**p)

{

*p+=1;

}

main()

{int*n,m[2];

n=m;

m[0]=1;

m[1]=8;

testf(&n);

printf(Datavalueis%d",*n);

}

下面結(jié)果是程序A還是程序B？

Datavalueis8

那么另一段程序結(jié)果是什么？

16、那種排序方法最快?（華為面試題）

17、寫出兩個(gè)排序算法,問(wèn)哪個(gè)好？（威盛）

18、編一個(gè)簡(jiǎn)單求n!程序。（Infineon筆試試題）

19、用一個(gè)編程語(yǔ)言寫n!算法。（威盛VIA.11.06上海筆試試題）

20、用C語(yǔ)言寫一個(gè)遞歸算法求N??；（華為面試題）

21、給一個(gè)C函數(shù)，關(guān)于字符串和數(shù)組，找犯錯(cuò)誤；（華為面試題）

22、防火墻是怎么實(shí)現(xiàn)？（華為面試題）

23、你對(duì)哪方面編程熟悉？（華為面試題）

24、冒泡排序原理。（新太硬件面題）

25、操作系統(tǒng)功效。（新太硬件面題）

26、學(xué)過(guò)計(jì)算機(jī)語(yǔ)言及開發(fā)系統(tǒng)。（新太硬件面題）

27、一個(gè)農(nóng)夫發(fā)覺圍成正方形圍欄比長(zhǎng)方形節(jié)約4個(gè)木樁不過(guò)面積一樣.羊數(shù)目和正方形圍欄樁子個(gè)數(shù)一樣不過(guò)小于36，問(wèn)有多少羊？（威盛）

28、C語(yǔ)言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè)cell在某.v文件調(diào)用次數(shù)(這個(gè)題目真bt)（威盛VIA

.11.06上海筆試試題）

29、用C語(yǔ)言寫一段控制手機(jī)中馬達(dá)振子驅(qū)動(dòng)程序。(威勝)

30、用perl或TCL/Tk實(shí)現(xiàn)一段字符串識(shí)別和比較程序。（未知）

31、給出一個(gè)堆棧結(jié)構(gòu)，求中止后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地址還是高端。（未知）

32、一些DOS命令，如顯示文件，拷貝，刪除。（未知）

33、設(shè)計(jì)一個(gè)類，使得該類任何形式派生類不論怎么定義和實(shí)現(xiàn)，都無(wú)法產(chǎn)生任何對(duì)象實(shí)例。（IBM）

34、Whatispre-emption?(Intel)

35、Whatisthestateofaprocessifaresourceisnotavailable?(Intel)

36、三個(gè)floata,b,c;問(wèn)值（a+b）+c==(b+a)+c，(a+b)+c==(a+c)+b。(Intel)

37、把一個(gè)鏈表反向填空。

(lucent)

38、x^4+a*x^3+x^2+c*x+d最少需要做幾次乘法？(Dephi)

____________________________________________________________________________

主觀題

1、你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？（仕蘭微面試題目）

2、說(shuō)出你最大弱點(diǎn)及改進(jìn)方法。（威盛VIA.11.06上海筆試試題）

3、說(shuō)出你理想。說(shuō)出你想達(dá)成目標(biāo)。題目是英文出，要用英文回答。（威盛VIA

.11.06上海筆試試題）

4、我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法了解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象

語(yǔ)音壓縮方面）、電子系統(tǒng)方案研究、用MCU、DSP編程實(shí)現(xiàn)電路功效、用ASIC設(shè)計(jì)技術(shù)設(shè)計(jì)電路（包含MCU、DSP本身）、電路功效模塊設(shè)計(jì)（包含模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口研究。你希望從事哪方面研究？（能夠選擇多個(gè)方向。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)人員能夠詳細(xì)描述你研發(fā)經(jīng)歷）。（仕蘭微面試題目）

5、請(qǐng)談?wù)剬?duì)一個(gè)系統(tǒng)設(shè)計(jì)總體思緒。針對(duì)這個(gè)思緒，你以為應(yīng)該具備哪些方面知

識(shí)？（仕蘭微面試題目）

6、構(gòu)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包含原理圖和PCB圖）到調(diào)試出樣機(jī)整個(gè)過(guò)程。在各步驟應(yīng)注意哪些問(wèn)題？電源穩(wěn)定，電容選取，以及布局大小。（漢王筆試）

共同注意點(diǎn)

1.通常情況下，面試官主要依照你簡(jiǎn)歷提問(wèn)，所以一定要對(duì)自己負(fù)責(zé)，把簡(jiǎn)歷上東西

搞明白；

2.個(gè)別招聘針對(duì)性尤其強(qiáng)，就招現(xiàn)在他們確方向人，這種情況下，就要投其所好，盡可能介紹其所關(guān)心東西。

3.其實(shí)技術(shù)面試并不難，不過(guò)因?yàn)楹芏鄸|西都忘記了，才以為有些難。所以最好在面試前把該看書看看。

4.即使說(shuō)技術(shù)面試是實(shí)力較量與表現(xiàn)，不過(guò)不可否定，因?yàn)椴挥妹嬖嚬?企業(yè)所專領(lǐng)域及興趣不一樣，也有面試也有很大偶然性，需要冷靜對(duì)待。不能因?yàn)楸痪?，就否定自己或?zé)罵企業(yè)。

5.面試時(shí)要takeiteasy，對(duì)越是自己鐘情企業(yè)越要這么。

硬件工程師基礎(chǔ)知識(shí)

目標(biāo)：基于實(shí)際經(jīng)驗(yàn)與實(shí)際項(xiàng)目詳細(xì)了解并掌握成為合格硬件工程師最基本知識(shí)。

1）；基本設(shè)計(jì)規(guī)范

2）；CPU基本知識(shí)、架構(gòu)、性能及選型指導(dǎo)

3）；MOTOROLA企業(yè)PowerPC系列基本知識(shí)、性能詳解及選型指導(dǎo)

4）；網(wǎng)絡(luò)處理器(INTEL、MOTOROLA、IBM)基本知識(shí)、架構(gòu)、性能及選型

5）；慣用總線基本知識(shí)、性能詳解

6）；各種存放器詳細(xì)性能介紹、設(shè)計(jì)關(guān)鍵點(diǎn)及選型

7）；Datacom、Telecom領(lǐng)域慣用物理層接口芯片基本知識(shí)，性能、設(shè)計(jì)關(guān)鍵點(diǎn)及選型

8）；慣用器件選型關(guān)鍵點(diǎn)與精華

9）；FPGA、CPLD、EPLD詳細(xì)性能介紹、設(shè)計(jì)關(guān)鍵點(diǎn)及選型指導(dǎo)

10）；VHDL和Verilog；HDL介紹

11）；網(wǎng)絡(luò)基礎(chǔ)

12）；國(guó)內(nèi)大型通信設(shè)備企業(yè)硬件研究開發(fā)流程；

二．最流行EDA工具指導(dǎo)

熟練掌握并使用業(yè)界最新、最流行專業(yè)設(shè)計(jì)工具

1）；Innoveda企業(yè)ViewDraw，PowerPCB，Cam350

2）；CADENCE企業(yè)OrCad，；Allegro，Spectra

3）；Altera企業(yè)MAX+PLUS；II

4）；學(xué)習(xí)熟練使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS；II、ISE、FOUNDATION等工具；

5）；XILINX企業(yè)FOUNDATION、ISE

一．；硬件總體設(shè)計(jì)

掌握硬件總體設(shè)計(jì)所必須具備硬件設(shè)計(jì)經(jīng)驗(yàn)與設(shè)計(jì)思緒

1）；產(chǎn)品需求分析

2）；開發(fā)可行性分析

3）；系統(tǒng)方案調(diào)研

4）；總體架構(gòu)，CPU選型，總線類型

5）；數(shù)據(jù)通信與電信領(lǐng)域主流CPU：M68k系列，PowerPC860，PowerPC8240，8260體系結(jié)構(gòu)，性能及對(duì)比；

6）；總體硬件結(jié)構(gòu)設(shè)計(jì)及應(yīng)注意問(wèn)題；

7）；通信接口類型選擇

8）；任務(wù)分解

9）；最小系統(tǒng)設(shè)計(jì)；

10）；PCI總線知識(shí)與規(guī)范；

11）；怎樣在總體設(shè)計(jì)階段防止出現(xiàn)致命性錯(cuò)誤；

12）；怎樣合理地進(jìn)行任務(wù)分解以達(dá)成事半功倍效果?

13）；項(xiàng)目案例：中、低端路由器等

二．；硬件原理圖設(shè)計(jì)技術(shù)；

目標(biāo)：經(jīng)過(guò)詳細(xì)項(xiàng)目案例，詳細(xì)進(jìn)行原理圖設(shè)計(jì)全部經(jīng)驗(yàn)，設(shè)計(jì)關(guān)鍵點(diǎn)與精華揭密。

1）；電信與數(shù)據(jù)通信領(lǐng)域主流CPU（M68k，PowerPC860，8240，8260等）原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

2）；Intel企業(yè)PC主板原理圖設(shè)計(jì)精華

3）；網(wǎng)絡(luò)處理器原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

4）；總線結(jié)構(gòu)原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

5）；內(nèi)存系統(tǒng)原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

6）；數(shù)據(jù)通信與電信領(lǐng)域通用物理層接口原理設(shè)計(jì)經(jīng)驗(yàn)與精華；；

7）；電信與數(shù)據(jù)通信設(shè)備慣用WATCHDOG原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

8）；電信與數(shù)據(jù)通信設(shè)備系統(tǒng)帶電插拔原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

9）；晶振與時(shí)鐘系統(tǒng)原理設(shè)計(jì)經(jīng)驗(yàn)與精華；

10）；PCI總線原理圖設(shè)計(jì)經(jīng)驗(yàn)與精華；

11）；項(xiàng)目案例：中、低端路由器等

三．硬件PCB圖設(shè)計(jì)

目標(biāo)：經(jīng)過(guò)詳細(xì)項(xiàng)目案例，進(jìn)行PCB設(shè)計(jì)全部經(jīng)驗(yàn)揭密，使你快速成長(zhǎng)為優(yōu)異硬件工程師

1）；高速CPU板PCB設(shè)計(jì)經(jīng)驗(yàn)與精華；

2）；普通PCB設(shè)計(jì)關(guān)鍵點(diǎn)與精華

3）；MOTOROLA企業(yè)PowerPC系列PCB設(shè)計(jì)精華

4）；Intel企業(yè)PC主板PCB設(shè)計(jì)精華

5）；PC主板、工控機(jī)主板、電信設(shè)備用主板PCB設(shè)計(jì)經(jīng)驗(yàn)精華；

6）；國(guó)內(nèi)著名通信企業(yè)PCB設(shè)計(jì)規(guī)范與工作流程；

7）；PCB設(shè)計(jì)中生產(chǎn)、加工工藝相關(guān)要求；

8）；高速PCB設(shè)計(jì)中傳輸線問(wèn)題；

9）；電信與數(shù)據(jù)通信領(lǐng)域主流CPU（PowerPC系列）PCB設(shè)計(jì)經(jīng)驗(yàn)與精華；

10）；電信與數(shù)據(jù)通信領(lǐng)域通用物理層接口(百兆、千兆以太網(wǎng)，ATM等)PCB設(shè)計(jì)經(jīng)驗(yàn)與精華；

11）；網(wǎng)絡(luò)處理器PCB設(shè)計(jì)經(jīng)驗(yàn)與精華；

12）；PCB步線拓?fù)浣Y(jié)構(gòu)極其主要性；

13）；PCI步線PCB設(shè)計(jì)經(jīng)驗(yàn)與精華；

14）；SDRAM、DDR；SDRAM（125/133MHz）PCB設(shè)計(jì)經(jīng)驗(yàn)與精華；

15）；項(xiàng)目案例：中端路由器PCB設(shè)計(jì)

四．硬件調(diào)試

目標(biāo)：以詳細(xì)項(xiàng)目案例，傳授硬件調(diào)試、測(cè)試經(jīng)驗(yàn)與關(guān)鍵點(diǎn)

1）；硬件調(diào)試等同于黑箱調(diào)試，怎樣快速分析、處理問(wèn)題？

2）；大量調(diào)試經(jīng)驗(yàn)傳授；

3）；怎樣加速硬件調(diào)試過(guò)程

4）；怎樣快速處理硬件調(diào)試問(wèn)題

5）；DATACOM終端設(shè)備CE測(cè)試要求

五．軟硬件聯(lián)合調(diào)試；

1