基于arm9-s3c2410數(shù)字核心板的硬件設(shè)計-畢業(yè)論文

東華理工大學畢業(yè)設(shè)計（論文）PAGE1畢業(yè)設(shè)計（論文）題目：基于ARM9-S3C2410數(shù)字核心板的硬件設(shè)計Title：HardwareDesignofDigitalCoreBoardBasedonARM9-S3C2410二零一零年六月摘要三星S3C2410微處理器是一個采用ARM920T內(nèi)核，高性能、低功耗、低成本的16/32位RISC處理器。基于S3C2410的最小系統(tǒng)核心板是一個獨立模塊，根據(jù)需求它可以直接與用戶板模塊結(jié)合進行速度、快捷、費用合理的開發(fā)利用。本課題的主導內(nèi)容是基于S3C2410的最小系統(tǒng)的核心板的硬件設(shè)計，測試部分用到了自行設(shè)計的簡易測試用底板。硬件部分的設(shè)計是應用Protel99SE軟件完成的，綜合了許多原理圖設(shè)計思想，進行取優(yōu)棄弊，結(jié)合實際應用的考慮，以功能模塊思想作引導，認真核對每一個引腳及其網(wǎng)絡(luò)連接，采用六層板，通過原理圖的繪制，原理圖的修改，PCB的布局布線再經(jīng)過印刷、安裝器件形成核心板。該設(shè)計自主開發(fā)出的核心板，具有低功耗、小體積、低成本、高性能、穩(wěn)定、低干擾、良好的可觀察性的良好特點?？梢赃M行各種需求的教學實驗及開發(fā)，為我們自己設(shè)計的一些儀器提供了良好的核心支持。關(guān)鍵詞：ARM9；最小系統(tǒng)；核心板；S3C2410ABSTRACTTheSAMSUNG'sS3C2410A16/32-bitRISCmicroprocessorisaproductdesignedwithcost-effective,low-power,andhigh-performance.TheS3C2410wasdevelopedusinganARM920Tcore.ThecoreboardwithminimumbasedontheS3CTheleadcontentofthistopicisthehardwaredesignofcoreboardwithminimumbasedontheS3C2410testedwithasimpleuserboarddesignedbymyself.Integratingmanyideas,cosideringthepracticalapplication,andbringingessencetogetherfinallythecoreboardwascompletedaftertheschematicisdrewandmodified,thePCBboardisarrangedandrouted,thencomponentsfixedonthesix-lamellarboard.withthesoftwareProtel99SE.Thecoreboardhasadvantagesoflowpowerconsumpution,smallsize,lowcost,highperformance,stability,lowinterferenceandconvenientobservability.Keywords：ARM9;minimumsystem;coreboard;S3C2410東華理工大學畢業(yè)設(shè)計（論文）基于ARM9-S3C2410的最小系統(tǒng)目錄緒論 11.1嵌入式系統(tǒng)的發(fā)展及應用 11.1.1嵌入式系統(tǒng)的發(fā)展史 11.1.2嵌入式系統(tǒng)的發(fā)展現(xiàn)狀及未來趨勢 11.2課題的意義和內(nèi)容 31.2.1研究意義 31.2.2課題內(nèi)容 32．基于ARM9-S3C2410的最小系統(tǒng) 42.1S3C210概述 42.1.1S3C210芯片簡介 42.1.2引腳定義 62.1.3引腳信號描述 72.2基于ARM9-S3C2410最小系統(tǒng)的分析 82.2.1基于ARM9-S3C2410最小系統(tǒng)的需求分析 82.2.2基于ARM9-S3C2410最小系統(tǒng)的設(shè)計及系統(tǒng)測試流程 103．基于ARM9-S3C2410核心板的硬件設(shè)計 113.1PROTEL99SE簡介 113.2核心板硬件規(guī)劃圖 113.3核心板硬件的芯片介紹 123.3.1S3C2410簡介 123.3.2電源芯片SPX1117簡介 123.3.3系統(tǒng)存儲芯片簡介 123.3.4晶振芯片 153.4核心板硬件功能模塊的原理圖設(shè)計 163.4.1核心板硬件原理圖 163.4.2電源管理部分 183.4.3系統(tǒng)存儲部分 193.4.4總線驅(qū)動 213.4.5系統(tǒng)復位電路 223.4.6系統(tǒng)時鐘部分 233.5核心板硬件的PCB圖設(shè)計 243.5.1核心板的PCB圖 243.5.2核心板的PCB布局 253.5.3核心板的PCB分層設(shè)計 263.6核心板硬件的設(shè)計結(jié)果 293.7核心板功能簡介 303.7.1核心板引腳功能 313.7.2核心板GPIO口 324．硬件測試與分析 334.1硬件測試介紹 334.2測試流程及結(jié)果分析 35結(jié)論與展望 36致謝 37參考文獻 38附錄1 39附錄2 46附錄3 53東華理工大學畢業(yè)設(shè)計（論文）基于ARM9-S3C2410的最小系統(tǒng)PAGE1緒論1.1嵌入式系統(tǒng)的發(fā)展及應用1.1.1嵌入式系統(tǒng)的發(fā)展史嵌入式系統(tǒng)是將計算機硬件和軟件結(jié)合起來構(gòu)成的一個專門的裝置，這個裝置可以完成一些特定的功能和任務，能夠在沒有人工干預的情況下獨立地進行實時監(jiān)測和控制。另外，由于被嵌入對象的體系結(jié)構(gòu)、應用環(huán)境不同，所以各個嵌入式系統(tǒng)也可以由各種不同的結(jié)構(gòu)組成。嵌入式系統(tǒng)的核心是嵌入式微處理器。一直以來，嵌入式系統(tǒng)的發(fā)展都是伴隨著嵌入式微處理器的發(fā)展而發(fā)展。自從第一個ARM處理器自1985年問世以來，ARM體系一直在發(fā)展，基于ARM的嵌入式系統(tǒng)也隨之迅速發(fā)展。在早期實際的嵌入式系統(tǒng)中，芯片選擇時往往以某一種微處理器內(nèi)核為核心，在芯片內(nèi)部集成必要的ROM/EPROM/Flash/EEPROM、SRAM、接口總線及總線控制邏輯、定時/計數(shù)器、WatchDog、I/O、串行口、脈寬調(diào)制輸出、A/D、D/A等各種必要的功能和外設(shè)。為了適應不同的應用需求，一般一個系列具有多種衍生產(chǎn)品，每種衍生產(chǎn)品的處理器內(nèi)核幾乎都是一樣的，不同之處在于存儲器的種類、容量和外設(shè)接口模塊的配置及芯片封裝。這樣可以最大限度地和實際的應用需求相匹配，滿足實際產(chǎn)品的開發(fā)需求，使得芯片功能不多不少，從而降低功耗、減少成本。隨著嵌入式系統(tǒng)應用普及的日益廣泛，嵌入式系統(tǒng)的復雜度提高，控制算法也更加冗繁，尤其是嵌入式Internet的廣泛應用、嵌入式操作系統(tǒng)的引入、觸摸屏等復雜人機接口的廣泛使用以及芯片設(shè)計及加工工藝的提高，以32位處理器為核的SOC系統(tǒng)芯片的大范圍使用，極大的推動了嵌入式IT技術(shù)的發(fā)展速度[1]。20世紀末，嵌入式計算機系統(tǒng)的誕生，標志了計算機進入了通用計算機系統(tǒng)與嵌入式計算機系統(tǒng)兩大分支并行發(fā)展時代。嵌入式計算機系統(tǒng)走單芯片化道路。它動員了原有的傳統(tǒng)電子系統(tǒng)領(lǐng)域的廠家與專業(yè)人士，接過起源于計算機領(lǐng)域的嵌入式系統(tǒng)，承擔起發(fā)展與普及嵌入式系統(tǒng)的歷史任務，迅速地將傳統(tǒng)的電子系統(tǒng)發(fā)展到智能化的現(xiàn)代電子系統(tǒng)時代。嵌入式系統(tǒng)必須走獨立發(fā)展道路。這條道路就是芯片化道路。將計算機做在一個芯片上，從而開創(chuàng)了嵌入式系統(tǒng)獨立發(fā)展的單片機時代。1.1.2嵌入式系統(tǒng)的發(fā)展現(xiàn)狀及未來趨勢隨著信息化，智能化，網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)將獲得廣闊的發(fā)展空間。自20世紀90年代以來，嵌入式技術(shù)全面展開，目前已成為通信和消費類產(chǎn)品的共同發(fā)展方向。ARM微處理器及基于ARM的嵌入式技術(shù)的應用已經(jīng)深入到各個領(lǐng)域，主要表現(xiàn)在以下幾個方面：（1）工業(yè)控制領(lǐng)域：作為32位的RISC架構(gòu)，基于ARM核的微控制器芯片不僅占據(jù)了高端微控制器市場的大部分市場份額。同時也逐漸向低端微控制器應用領(lǐng)域擴展。ARM微控制器的低功耗、高性價比向傳統(tǒng)的8位/16位微控制器提出了挑戰(zhàn)。（2）無線通信領(lǐng)域：目前已有超過85%的無線通信設(shè)備采用了ARM技術(shù)，ARM以其高性能和低成本，在該領(lǐng)域的地位日益鞏固。（3）網(wǎng)絡(luò)應用：隨著寬帶技術(shù)的推廣，采用ARM技術(shù)的ADSL芯片正逐步獲得競爭優(yōu)勢。此外，ARM在語音及視頻處理上進行了優(yōu)化，并獲得廣泛支持，也對DSP的應用領(lǐng)域提出了挑戰(zhàn)。（4）消費類電子產(chǎn)品：ARM技術(shù)在目前流行的數(shù)字音頻播放器、數(shù)字電視、數(shù)字電視機頂盒和游戲機中得到廣泛采用。（5）成像和安全產(chǎn)品：現(xiàn)在流行的數(shù)碼相機和打印機中絕大部分采用ARM技術(shù)。手機中的32位SIM智能卡也采用了ARM技術(shù)。除此以外，ARM微處理器及技術(shù)還應用到許多不同的領(lǐng)域，并會在將來取得更廣泛的應用[2]。計算機應用的普及、互聯(lián)網(wǎng)技術(shù)的使用以及納米微電子技術(shù)的突破，也正有力地推動著未來的工業(yè)生產(chǎn)、商務活動、科學實驗和家庭生活等領(lǐng)域的自動化和信息化進程。全生產(chǎn)過程自動化產(chǎn)品制造、大范圍電子商務活動、高度協(xié)同科學實驗以及現(xiàn)代化家庭起居，也為嵌入式產(chǎn)品造就了嶄新而巨大的商機。嵌入式系統(tǒng)的硬件方面，不僅有各大公司的微處理器芯片，還有用于學習和研發(fā)的各種配套開發(fā)包。目前低層系統(tǒng)和硬件平臺經(jīng)過若干年的研究，已經(jīng)相對比較成熟，實現(xiàn)各種功能的芯片應有盡有。在嵌入式系統(tǒng)應用中，嵌入式微處理器具有體積小、重量輕、成本低、性能強、功耗低、可靠性高以及面向行業(yè)具體應用等突出特征。

信息時代，數(shù)字時代使得嵌入式產(chǎn)品獲得了巨大的發(fā)展契機，為嵌入式市場展現(xiàn)了美好的前景，同時也對嵌入式生產(chǎn)廠商提出了新的挑戰(zhàn)，從中我們可以看出未來嵌入式系統(tǒng)的幾大發(fā)展趨勢：支持開發(fā)的工具和操作系統(tǒng)；（1）聯(lián)網(wǎng)成為必然趨勢；（2）精簡系統(tǒng)內(nèi)核、算法，設(shè)備實現(xiàn)小尺寸、微功耗和低成本；（3）提供精巧的多媒體人機界面。1.2課題的意義和內(nèi)容1.2.1研究意義在今日，嵌入式ARM技術(shù)已經(jīng)成為了一門比較熱門的學科，無論是在電子類的什么領(lǐng)域，你都可以看到嵌入式ARM的影子。如果你還停留在單片機級別的學習，那么實際上你已經(jīng)落下時代腳步了，ARM嵌入式技術(shù)正以幾何的倍數(shù)高速發(fā)展，它幾乎滲透到了幾乎你所想到的領(lǐng)域。數(shù)字核心板是整個嵌入式系統(tǒng)的核心，為用戶板的良好運行提供支持。本身的低功耗、小型化設(shè)計使它可以與嵌入式儀器良好結(jié)合，從而應用于各種嵌入式儀器中。本設(shè)計的核心板為基于ARM9-S3C2410的嵌入式系統(tǒng)提供了良好的硬件平臺，其核心為CPU采用三星公司S3C2410ARM920T，主頻203MHz，還有SDRAM、NANDFlash、NORFlash等。它以基于S3C210的最小系統(tǒng)為基礎(chǔ)對外提供豐富的外圍I/O接口，通過這些核心板接口（尤其是GPIO口），我們可以很方便地在開發(fā)板上進行擴展電路實驗以及根據(jù)一些特定的需要進行嵌入式系統(tǒng)的設(shè)計和開發(fā)。該核心板既可以應用與各種儀器設(shè)備實現(xiàn)連接，也能利用引出的I/O接口自行設(shè)計實現(xiàn)各種功能，還可作為學生的開發(fā)平臺和教學實驗儀，特別適合于具有自主知識產(chǎn)權(quán)產(chǎn)品的開發(fā)，具有較為廣闊的應用前景。1.2.2課題內(nèi)容嵌入式系統(tǒng)的硬件是以嵌入式微處理器為核心的數(shù)字核心板，主要由嵌入式微處理器、總線、存儲器、輸入/輸出接口和設(shè)備組成。本課題正是要設(shè)計出基于當前較好的嵌入式微處理器S3C2410的數(shù)字核心板，以便為自行設(shè)計的嵌入式儀器提供核心板，從而組成完整的嵌入式系統(tǒng)，開發(fā)出自己的嵌入式儀器。本課題的主要內(nèi)容如下：（1）嵌入式微處理器S3C2410的整體概況及相關(guān)詳細參數(shù)；（2）數(shù)字核心板各模塊所選的芯片的具體參數(shù)，芯片與S3C2410的連接原理；（3）輔助設(shè)計軟件Protel99SE的使用，數(shù)字核心板的各個功能模塊的設(shè)計；（4）數(shù)字核心板的調(diào)試。2．基于ARM9-S3C2410的最小系統(tǒng)2.1S3C210概述2.1.1S3C210芯片簡介S3C2410是三星公司推出的16/32位RISC處理器（ARM920T內(nèi)核），適用于手持設(shè)備、POS機、數(shù)字多媒體播放設(shè)備等等，具有價格低、低功耗、高性能等特點。S3C2410采用了ARM920T內(nèi)核，0.18um工藝的CMOS標準宏單元和存儲單元。它的低功耗、精簡和出色的全靜態(tài)設(shè)計特別適用于對成本和功耗敏感的應用。同樣它還采用了AdvancedMicrocontrollerBusArchitecture(AMBA)新型總線結(jié)構(gòu)[3]。S3C2410提供了一系列完整的系統(tǒng)外圍設(shè)備，消除了為系統(tǒng)配置額外器件的需要，大大減少了整個系統(tǒng)的成本。S3C2410主要的特征如下：（1）203Mhz的ARM920T內(nèi)核，支持JTAG仿真調(diào)試；（2）16KB的I-Cache和16KB的D-Cache；（3）具有MMU,支持WinCE、EPOC32、Linux等操作系統(tǒng)；（4）外部存儲器控制器，共分8個Bank，每個Bank可訪問128MB空間；（5）片內(nèi)4KBSRAM，可用作NANDFlash系統(tǒng)引導的緩沖區(qū)；（6）LCD控制器（最大支持4K色STN和256色TFT），1通道LCD專用DMA；（7）4通道DMA，有外部請求引腳；（8）3個UART（IrDA1.0，16字節(jié)TxFIFO，16字節(jié)RxFIFO）；（9）2個SPI總線接口；（10）1個多主IC總線接口；1個IIS總線接口；（11）兼容SD主接口協(xié)議1.0版和MMC卡協(xié)議2.11兼容版；（12）NANDFlash/SM卡接口，支持NANDFlash系統(tǒng)引導；（13）2個USB主機接口，1個USB設(shè)備接口（V1.1）；（14）4個PWM定時器和1個內(nèi)部定時器；（15）看門狗定時器；（16）117個通用I/O口；（17）24個外部中斷；（18）8通道10位ADC和觸摸屏接口；（19）具有日歷和時鐘功能的RTC；（20）1.8V內(nèi)核供電，3.3V存儲器供電，3.3V外部I/O供電；（21）功耗控制模式：普通，慢速，空閑和掉電模式；（22）具有片內(nèi)PLL時鐘發(fā)生器。如圖2-1所示為S3C2410芯片內(nèi)部結(jié)構(gòu)框圖。圖2-1S3C2410芯片內(nèi)部結(jié)構(gòu)圖2.1.2引腳定義如圖2-2所示是S3C2410-A部分，它主要包含：地址總線、數(shù)據(jù)總線、片選使能、定時器輸出、8通道ADC、外部DMA等引腳。圖2-2S3C2410-A部分如圖2-3所示為S3C2410-B部分，它包含：SDRAM、NANDFlash、IIC總線、IIS總線、SPI、USB接口、液晶控制線、JTAG口、UART接口、SD卡接口等引腳。圖2-3S3C2410-B部分如圖2-4所示為S3C2410-C部分，它主要包含：外部中斷、電源和地等引腳。圖2-4S3C2410-C部分S3C2410的引腳整體是按照功能分模塊順序排列的，從這些引腳可以整體分析出系統(tǒng)所能應用的領(lǐng)域及可以外擴的用戶需求的功能模塊。2.1.3引腳信號描述如圖2-5所示為S3C2410的引腳排列。圖2-5S3C2410引腳定義圖S3C2410的信號描述見附錄1，S3C2410有272個引腳，除連接SDRAM、NORFlash、NANDFlash、晶振、電源的引腳外，主要有引出的117個通用I/O接口，它們都有第2/3功能，對于用戶進行基于核心板的應用十分重要，如可以在底板上擴展出USB主機接口、以太網(wǎng)口、UART接口、IDE接口等，以實現(xiàn)與外部設(shè)備間的數(shù)據(jù)傳輸和通信。2.2基于ARM9-S3C2410最小系統(tǒng)的分析2.2.1基于ARM9-S3C2410最小系統(tǒng)的需求分析在選擇嵌入式系統(tǒng)硬件進行設(shè)計時，最重要的是先選擇ARM處理器類型進行相關(guān)的分析。因為ARM處理器不僅決定了整個系統(tǒng)的性能，而且影響其他硬件的選用，以及操作系統(tǒng)和軟件代碼的配置。根據(jù)微處理器芯片的內(nèi)部結(jié)構(gòu)圖和外部引腳功能圖可以對系統(tǒng)進行整體的功能需求分析。如圖2-6所示為系統(tǒng)的功能圖。圖2-6基于ARM9-S3C2410系統(tǒng)功能圖本核心板的設(shè)計正是以此基于ARM9-S3C2410的系統(tǒng)功能圖為基礎(chǔ)，根據(jù)本畢業(yè)設(shè)計預期僅設(shè)計出最小系統(tǒng)，就整個嵌入式系統(tǒng)而言，最小系統(tǒng)核心板是其核心靈魂，一般核心板都進行單獨設(shè)計，以利于其低噪聲、低功耗、小體積等的要求，而不與其他功能部分在一起。最小系統(tǒng)以外的各個功能部分可根據(jù)用戶需求另行設(shè)計出用戶底板。實際應用中，只需要將此最小系統(tǒng)核心板的J1、J2口與用戶底板進行連接就可以實現(xiàn)用戶需求的功能。以ARM內(nèi)核嵌入式微處理器為中心，具有完全相配接的SDRAM電路、Flash電路、電源電路、時鐘晶振及復位電路和擴展總線等，保證嵌入式微處理器正常運行的系統(tǒng)，可稱為嵌入式最小系統(tǒng)。S3C2410芯片是不能獨立工作的，需要一些必要的外圍元器件給它提供基本的工作條件。因此，一個基于ARM9-S3C2410的最小系統(tǒng)一般包括：（1）ARM9微處理器芯片，這是嵌入式最小系統(tǒng)的心臟。（2）電源電路，是整個系統(tǒng)工作的前提，主要為其他模塊提供穩(wěn)定的電壓；在設(shè)計PCB板時，給各個單元電路提供高質(zhì)量的電源，會使系統(tǒng)的穩(wěn)定性大幅度提高。（3）系統(tǒng)時鐘晶振電路，為系統(tǒng)的各個部分提供相應的時鐘頻率，也是影響系統(tǒng)運行速度的重要因素。（4）存儲器（SDRAM和FLASH），微處理器片內(nèi)4KBSRAM，用作NANDFlash系統(tǒng)引導區(qū)，需要外擴存儲器。本設(shè)計中采用現(xiàn)代公司的HY57V561620BT-H芯片外擴了64MBSDRAM，Samsung公司生產(chǎn)的K9F1208芯片實現(xiàn)外擴64MBNANDFlash和SST39VF1601實現(xiàn)外擴2MBNORFlash。Flash主要存放嵌入式操作系統(tǒng)、用戶應用程序或其他在系統(tǒng)掉電后需要保存的數(shù)據(jù)，SDRAM主要是系統(tǒng)代碼運行的場所。（5）JTAG調(diào)試接口，操作系統(tǒng)軟件的下載與燒寫都要通過它來完成。本設(shè)計將JTAG調(diào)試接口做在用戶板上，以利于核心板的設(shè)計，保證穩(wěn)定良好的性能。本設(shè)計只提供最小系統(tǒng)核心板的硬件設(shè)計，如圖2-7所示為其設(shè)計需求圖。電源系統(tǒng)電源系統(tǒng)JTAG系統(tǒng)時鐘I/O接口FlashSDRAMS3C2410圖2-7最小系統(tǒng)設(shè)計需求圖根據(jù)設(shè)計需求可以基本確定出本設(shè)計的流程，其中較為重要的理論部分是最小系統(tǒng)各部分功能模塊的原理圖設(shè)計。此最小系統(tǒng)核心板由五大部分組成：電源、S3C2410、存儲部分、系統(tǒng)時鐘晶振、I/O接口等。本設(shè)計需要設(shè)計的功能模塊分別為：電源部分、系統(tǒng)存儲部分、系統(tǒng)時鐘的晶振部分、I/O接口等。由此可以對各個模塊所需要的芯片進行選型，然后確定原理圖，進行PCB設(shè)計等，最終進行系統(tǒng)測試并完成設(shè)計。2.2.2基于ARM9-S3C2410最小系統(tǒng)的設(shè)計及系統(tǒng)測試流程ARM9微處理器的結(jié)構(gòu)和功能分析如圖2-8所示為本設(shè)計的最小系統(tǒng)的硬件設(shè)計及系統(tǒng)測試流程圖。ARM9微處理器的結(jié)構(gòu)和功能分析最小系統(tǒng)的設(shè)計需求分析最小系統(tǒng)的設(shè)計需求分析核心板硬件設(shè)計的芯片選型各功能模塊的原理圖設(shè)計PCB板的設(shè)計按模塊進行器件的焊接核心板測試系統(tǒng)的硬件和軟件測試圖2-8設(shè)計流程圖基于ARM9的最小系統(tǒng)核心板硬件設(shè)計完成后，通過由核心板上的擴展接口所引出的信號，根據(jù)用戶自身的特定需求來擴展外圍電路。整個系統(tǒng)硬件設(shè)計的最終是構(gòu)建出一個具有體積較小、功耗較小、成本低、運行穩(wěn)定的ARM嵌入式平臺。東華理工大學畢業(yè)設(shè)計（論文）基于ARM9-S3C2410的核心板硬件設(shè)計3．基于ARM9-S3C2410核心板的硬件設(shè)計3.1PROTEL99SE簡介Protel99SE是澳大利亞ProtelTechnology公司推出的基于Windows平臺下的EDA（ElectronicDedignAutomation）電子輔助設(shè)計軟件，采用設(shè)計庫管理模式，可以進行聯(lián)網(wǎng)設(shè)計，具有很強的數(shù)據(jù)交換能力和開放性及3D模擬功能，是一個32位的設(shè)計軟件，可以完成電路原理圖設(shè)計，印制電路板設(shè)計和可編程邏輯器件設(shè)計等工作，可以設(shè)計32個信號層，16個電源--地層和16個機加工層[4]。Protel99SE為本核心板的設(shè)計提供了良好的開發(fā)環(huán)境，具有高效、快速、靈活的特點，有效地輔助了設(shè)計開發(fā)，操作便利，節(jié)約了制造成本，同時縮短了開發(fā)周期。是目前比較高效、靈活的EDA輔助工具。3.2核心板硬件規(guī)劃圖通過以上的各方面的分析，收集整理資料，并不斷進行更新信息，對于本設(shè)計有了較為清晰地整體認識。如圖3-1所示為核心板的整體規(guī)劃設(shè)計圖。圖3-1核心板整體規(guī)劃圖本圖大致描繪出設(shè)計初期所預想的核心板所用的元器件及核心板的布局。3.3核心板硬件的芯片介紹3.3.1S3C2410簡介尺寸：14mm×14mm。型號：S3C2410A。此芯片的相關(guān)資料已經(jīng)在第二章中說明，在此不再贅述。3.3.2電源芯片SPX1117簡介型號：SPX1117M-1.8用于1.8V供電；SPX1117M-3.3用于3.3V供電。SPX1117為一個低功耗正向電壓調(diào)節(jié)器，其可以用在一些小封裝的低功耗設(shè)計中。SPX1117有很低的靜態(tài)電流，在滿負載時其低壓差僅為1.1V。當輸出電流減少時，靜態(tài)電流隨負載變化，并提高效率。SPX1117可調(diào)節(jié)，可以選擇1.5V，1.8V，2.5V，2.85V，3.0V，3.3V及5V的輸出電壓。SPX1117芯片的引腳描述見表3-1。表3-1SPX1117芯片引腳描述序號引腳名稱功能描述1GND地2VOUT輸出電壓3VIN輸入電壓3.3.3系統(tǒng)存儲芯片簡介型號：HY57V561620；尺寸：22mm×12mm。SDRAM:SynchronousDynamicRandomAccessMemory,同步動態(tài)隨機存取存儲器，同步是指Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是自由指定地址進行數(shù)據(jù)讀寫。HY57V56芯片引腳描述參見表3-2。表3-2SDRAM芯片引腳描述序號引腳名稱功能描述A1CLK系統(tǒng)時鐘輸入；在上升沿寫入到SDRAM。A2CKE時鐘有效；控制內(nèi)部時鐘信號。復位后，SDRAM的狀態(tài)為掉電、懸空、刷新之一。A3/CS使能除CLK、CLE、UDQM、LDQM之外的所有輸入。A4BA0,BA1L-BANK地址線。A5A0~A12行列地址線。A6/RAS,/CAS,/WE行/列地址選通脈沖/寫啟用。A7UDQM,LDQM高低地址輸入/輸出屏蔽；在讀模式控制輸出緩沖器；在寫模式下屏蔽輸入的數(shù)據(jù)。A8DQ0~DQ15數(shù)據(jù)I/O線；輸入復用數(shù)據(jù)/輸出引腳。A9VDD/VSS工作電壓/相應的地。A10VDDQ/VSSQDQ電壓/相應的地。A11NC未連接。（2）型號：SST39VF1601；尺寸：20mm×12mm。SST39VF1601芯片引腳描述參見表3-3。表3-3NORFlash芯片引腳描述序號引腳符號、名稱功能描述1A19~A0地址輸入存儲器地址。扇區(qū)擦除時，A19~A11用來選擇扇區(qū)。塊擦除時，A19~A15用來選擇塊。A2DQ15~DQ0數(shù)據(jù)輸入/輸出讀周期內(nèi)輸出數(shù)據(jù)，寫周期內(nèi)輸入數(shù)據(jù)。寫周期內(nèi)數(shù)據(jù)內(nèi)部鎖存。/OE或/CE為高時輸出為三態(tài)。A3/CE芯片使能/CE為低時啟動器件開始工作。A4/OE輸出使能數(shù)據(jù)輸出緩沖器的門控信號。A5/WE寫使能控制寫操作。A6VDD電源供給電源電壓：SST39VF160為2.7~3.6V。SST39VF1601是一個1M×16的CMOS多功能Flash器件，由SST特有的高性能SuperFlash技術(shù)制造而成。SST39VF1601是一個2MB的閃存，它寫入電壓范圍從3.0V到3.6V，它寫入一個字的時間為4us，為了表明數(shù)據(jù)寫入是否完成，它使用標志位和數(shù)據(jù)投票方法。為了防止無意寫入，芯片在硬件和軟件方面都作了保護設(shè)計。芯片可進行10000次寫入和擦除，并且寫入的數(shù)據(jù)能保存100年以上的時間。同時該芯片以極低功耗工作。SST39VF1601的讀操作是通過nCE和nOE兩個信號的結(jié)合操作來完成的。當這兩個信號都是低電平有效。只要有一個是高電平，該芯片的數(shù)據(jù)總線都是呈高阻狀態(tài)。（3）型號：K9F1208；尺寸：20mm×12mm。K9F1208是Samsung公司生產(chǎn)的512Mb(64M×8位)NANDFlash存儲器。該存儲器的工作電壓為2.7~3.6V，內(nèi)部存儲結(jié)構(gòu)為528字節(jié)×32頁×4096塊，頁大小為528字節(jié)，塊大小為(16KB+512字節(jié))；可實現(xiàn)程序自動擦寫、頁程序、塊擦除、智能的讀/寫和擦除操作，一次可以讀/寫或者擦除4頁或者塊的內(nèi)容，內(nèi)部有命令寄存器。芯片K9F1208的引腳描述參見表3-4。表3-4K9F1208芯片引腳描述序號引腳名稱功能描述1I/O0~I/O7數(shù)據(jù)輸入/輸出A2CLE命令鎖存使能A3ALE地址鎖存使能A4/CE片選使能A5/WE寫使能A6/RE讀使能A7/WP寫保護A8R/B讀/忙輸出A9VCC電源A10VSS地K9F1208是地址、數(shù)據(jù)、控制總線共用，故只有8位I/O線。現(xiàn)將NORFLASH和NANDFLASH做對比如下。結(jié)構(gòu)：NORFlash為并行，NANDFlash為串行?？偩€：NORFlash為分離的地址線和數(shù)據(jù)線，而NANDFlash為復用的。尺寸：典型的NANDFlash尺寸為NORFlash尺寸的1/8。壞塊：NAND器件中的壞塊是隨機分布的，需要對介質(zhì)進行初始化掃描以發(fā)現(xiàn)壞塊，并將壞塊標記為不可用。位交換：NANDFlash中發(fā)生的次數(shù)要比NORFlash多，建議使用NAND閃存時，同時使用EDC/ECC算法。NORFlash是可在芯片內(nèi)執(zhí)行(XIP，eXecuteInPlace)，應用程序可以直接在FIash閃存內(nèi)運行，不必再把代碼讀到系統(tǒng)RAM中；而NANDFlash則需I/O接口，因此使用時需要寫入驅(qū)動程序。通過以上的分析和比較，NANDFlash更適合于大容量數(shù)據(jù)存儲的嵌入式系統(tǒng)。本設(shè)計選用Samsung公司生產(chǎn)的NANDFlash存儲器芯片K9F1208和NORFlash存儲器芯片SST39VF1601作為存儲介質(zhì)。3.3.4晶振芯片主時鐘源來自外部晶振或一個外部時鐘。時鐘發(fā)生器包括一個與外部晶振連接的振蕩放大器，同時也有兩個鎖相環(huán)，用于產(chǎn)生S3C2410需要的高頻率時鐘[5]。本設(shè)計的晶振為實時時鐘發(fā)生晶振32.768KHz和32M晶振。實時時鐘（RTC）的特點：全時鐘特性（毫秒、秒、分、時、日期、星期、月和年）；32，768KHz工作頻率；具有報警中斷；具有節(jié)拍中斷。本設(shè)計所選用芯片主要為貼片型，貼片型芯片有很大面積的引腳連接，可以很好地減小電容端的引線，由于它們有足夠小的等效串聯(lián)電阻（ESR）和等效串聯(lián)電感（ESL），去耦效果比較好。在整個核心板電路中較多的使用貼片電容，并且在PCB布線時縮短其引腳走線來進一步降低ESL和ESR，以滿足數(shù)字電路工作時要求的電源低噪聲和低紋波的要求。PCB板上的電容，根據(jù)其使用功能，可分為去耦電容、旁路電容和儲能電容三類。旁路電容的主要作用是產(chǎn)生一個交流分路，從而提高系統(tǒng)的配電質(zhì)量，降低在印刷電路板上從元器件電源和地腳轉(zhuǎn)移出不想要的共模射頻能量，消去進入易感區(qū)的那些不需要的能量；去耦電容用來濾除高頻器件在PCB電源或芯片電源引腳上引起的輻射電流，為器件提供一個局域化的直流通路，能降低印刷電路中的電流沖擊的峰值，在減少電源和地平面上紋波、噪聲和“毛刺”很有效果，原則上對抗噪能力弱、關(guān)斷時電源變化大的器件的電源和地腳之間直接接入去耦電容；儲能電容對減少數(shù)字電路芯片電源產(chǎn)生的輻射很有作用，可為芯片提供所需要的電流，并且將電流變化局限在較小的范圍內(nèi)。3.4核心板硬件功能模塊的原理圖設(shè)計3.4.1核心板硬件原理圖進行硬件設(shè)計開發(fā)，首先需要進行原理圖設(shè)計，需要將一個個的元器件按一定的邏輯關(guān)系連接起來。原理圖其實就是電路圖，它一般被視為PCB設(shè)計過程的第一步，也是電子工程技術(shù)人員對產(chǎn)品設(shè)想的具體實現(xiàn)[6]。電路原理圖的設(shè)計過程可分為以下幾個步驟：（1）設(shè)置電路圖紙參數(shù)及相關(guān)信息；（2）裝入所需要的元件庫；（3）放置元件；（4）電路圖布線；（5）調(diào)整、檢查和修改；（6）補充完善；（7）保存和打印輸出。原理圖設(shè)計的基本規(guī)范如下：（1）各功能塊布局要合理，整份原理圖需布局均衡。避免有些地方很擠，而有些地方又很松，同PCB設(shè)計同等道理。（2）盡量將各功能部分模塊化(如功放RADIO，EVOL，SUB-WOOFER等),以便于同類機型資源共享，各功能模塊界線需清晰。（3）接插口盡量分布在圖紙的四周圍，示意實際接口外形及每一接腳的功能。（4）每一部件(如TUNER、IC)電源的去耦電阻/電容需置于對應腳的就近處。（5）濾波器件(如高/低頻濾波電容，電感)需置于作用部位的就近處。（6）重要的控制或信號線需標明流向及用文字標明功能。（7）CPU為整機的控制中心，接口線最多。故CPU周邊需留多一些空間進行布線及相關(guān)標注，而不致于顯得過分擁擠。如圖3-2所示為核心板硬件設(shè)計的原理圖整體圖。圖3-2核心板原理圖此原理圖按功能模塊分區(qū)域布局，總體上可分為五個區(qū)域：S3C2410、電源、系統(tǒng)存儲區(qū)、晶振及復位、I/O接口。3.4.2電源管理部分本課題中使用兩組電源值3.3V和1.8V，為整個電路中包括S3C2410、存儲器、外部I/O等部分提供電壓。本設(shè)計是由外部輸入5V電源經(jīng)電容濾波，然后使用LDO芯片（低壓差電源芯片）穩(wěn)壓輸出3.3V和1.8V電壓。LDO芯片分別采用SPX1117M3-3.3和SPX1117M3-1.8，其特點為輸出電流大，輸出電壓精度高，穩(wěn)定性好。SPX1117系列LDO芯片輸出電流可達800mA，輸出電壓的精度在1%以內(nèi)，還具有電流限制和熱保護功能，廣泛應用在手持式儀表、數(shù)字家電、工業(yè)控制等領(lǐng)域。使用時，其輸出端需要一個至少10uF的鉭電容來改善瞬態(tài)響應和穩(wěn)定性。設(shè)計中連接有指示燈，電源上電后，指示燈亮。核心板電源管理部分的設(shè)計原理圖如圖3-3所示。圖3-3電源管理部分原理圖為保證系統(tǒng)工作的穩(wěn)定性，電源必須經(jīng)過穩(wěn)壓、去耦和濾波[7]。0.1uF的非極性電容為濾波電容，其作用是即將輸入的電源信號中特定波段的頻率濾除，以達到抑制和防止干擾的目的；值為10uF且有正負極的則為去耦電容，它能抑制因負載變化而產(chǎn)生的噪聲。3.4.3系統(tǒng)存儲部分（1）本設(shè)計核心板上擴展有兩片SDRAM（HY57V561620）,使用了S3C2410的nGCS6片選信號。使用兩片16位總線寬度的存儲芯片來組成32位總線寬度，即一片與數(shù)據(jù)總線的低十六位相連，另一片與數(shù)據(jù)總線的高十六位相連，而地址總線相同的連接。兩片SDRAM組成了32位寬度的存儲器，即每進行一次讀操作可取得4字節(jié)數(shù)據(jù)，對于S3C2410來說相應于字對齊，操作地址最小的變化值為0x00000004。因此，根據(jù)地址范圍（最低地址為0x00000004）的硬件連接，將S3C2410的ADDR2與HY57V561620的A0引腳相連，而不使用ADDR0、ADDR1引腳，其他地址依次遞增連接即可。為了能夠正確訪問HY57V561620高/低字節(jié)數(shù)據(jù)，所以將S3C2410的寫字節(jié)使能（nWBEx）信號與HY57V561620的UDQM/LDQM相連。HY57V561620的BA0、BA1引腳是SDRAM內(nèi)部bank選擇地址線，也就代表了SDRAM內(nèi)存地址的最高位。如果DRAM的內(nèi)存有64M，那就需要26根地址線（2=64MB）來進行尋址，所以BA0、BA1引腳應連接到S3C2410的ADDR24、ADDR25引腳。另外，由于SDRAM內(nèi)存的行地址和列地址是復用的，所以地址線的數(shù)目并不需要26根那么多。其他控制信號按照引腳功能一一對應連接即可[8]。系統(tǒng)存儲SDRAM部分設(shè)計原理圖如圖3-4所示。圖3-4SDRAM部分原理圖Bank是內(nèi)存插槽的計算單位，它是電腦系統(tǒng)與內(nèi)存之間數(shù)據(jù)總線的基本工作單位。只有插滿一個BANK，電腦才可以正常開機。舉個例子，1個SDRAM線槽一個Bank為64bit，而老早以前的EDO內(nèi)存是32bit的，必須要安裝兩根內(nèi)存才能正常工作。主板上的Bank編號從Bank0開始，必須插滿Bank0才能開機，Bank1以后的插槽留給日后升級擴充內(nèi)存用。（2）本設(shè)計核心板上擴展有一片NORFLASH（SST39VF1601）和一片64MB的NANDFLASH(K9F1208)。為了能使SST39VF1601啟動引導系統(tǒng)，所以將其分配到bank0存儲塊空間，即使用nGCS0片選信號。Flash在嵌入式設(shè)備中有兩種程序運行方式：一種是將程序加載到SDRAM中運行，另一種是程序直接在其所在的Flash存儲器中運行。一種比較常用的運行程序的方法是將Flash作為一個硬盤使用，當程序需要運行時，首先將其加載到SDRAM中運行。S3C2410恰好滿足這一要求，它具備一個內(nèi)部SRAM緩沖器，可以實現(xiàn)從NANDFlash啟動引導系統(tǒng)，而在SDRAM中執(zhí)行主程序代碼。系統(tǒng)存儲NORFLASH部分設(shè)計原理圖如圖3-5所示。圖3-5NORFlash部分原理圖SST39VF1601是16位寬度的存儲器，即每進行一次讀操作可取得2字節(jié)數(shù)據(jù)，對于S3C2410來說相應于半字對齊，操作地址最小的變化值為0x00000002。因此將S3C2410的ADDR1引腳與SST39VF1601的A0引腳相連，不使用ADDR0引腳，其他地址依次相連即可。另外，為了能夠兼容使用更大容量的SST39VF3201、SST39VF6401芯片，把SST39VF1601的第10、13腳也連接到S3C2410的地址總線上。SST39VF1601的nRST引腳與系統(tǒng)復位信號nRESET相連接。K9F1208是Samsung公司生產(chǎn)的512Mb(64M×8位)NANDFlash存儲器。該存儲器的工作電壓為2.7～3.6V。系統(tǒng)存儲部分NANDFlash部分設(shè)計原理圖如圖3-6所示。圖3-6NANDFlash部分原理圖K9F1208的I/O引腳直接與數(shù)據(jù)總線相連，通過數(shù)據(jù)總線發(fā)送地址、命令和數(shù)據(jù)。3.4.4總線驅(qū)動電磁干擾（ElectromagneticInterference簡稱EMI），是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象，有傳導干擾和輻射干擾兩種。傳導干擾是指通過導電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。輻射干擾是指干擾源通過空間把其信號耦合(干擾)到另一個電網(wǎng)絡(luò)，在高速PCB及系統(tǒng)設(shè)計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。為了提高系統(tǒng)的可靠性，一般都要在核心板與用戶底板之間使用74LVC245芯片進行地址、數(shù)據(jù)及控制總線驅(qū)動（總線驅(qū)動前后信號網(wǎng)絡(luò)標號分別為X、LX）。74LVC245的主要作用是：電平轉(zhuǎn)換；總線隔離（一個高速的總線（50M以上）到處亂跑的話，其后果的很可怕的，使用它可以有效減少EMI，同時也不會由于一個外設(shè)的損壞而導致整個總線的癱瘓。）；增強總線的驅(qū)動能力；使地址、控制信號、數(shù)據(jù)等同步收發(fā)（防止因PCB布線時走線長短不均而造成數(shù)據(jù)收發(fā)錯誤）。由于總線上的頻率往往比較高，所以在地址總線、控制總線的輸出端串接22的小電阻能夠使總線上的信號上升/下降變得較平滑，達到有效地抑制EMI的目的。經(jīng)過總線驅(qū)動后的總線信號，其網(wǎng)絡(luò)標號沒有“L”字符（第一個字符）。本設(shè)計選擇在用戶底板上進行總線驅(qū)動而不是在核心板上，主要是由于在核心板上進行總線驅(qū)動一旦這一部分出錯將導致整個核心板不能正常工作，而這部分排錯較麻煩。3.4.5系統(tǒng)復位電路由于ARM芯片的高速、低功耗、低工作電壓導致其噪聲容限低，對電源的紋波、瞬態(tài)響應性能、時鐘源的穩(wěn)定性、電源監(jiān)控可靠性等諸多方面也提出了更高的要求。系統(tǒng)復位電路設(shè)計原理圖如圖3-7所示。圖3-7復位電路原理圖本核心板的復位電路設(shè)計采用內(nèi)置EEPROM存儲器的電源監(jiān)控復位芯片CAT1025，以滿足要求。nRSTIN信號是由用戶板輸入的復位控制信號，用戶板上可以將nRSTIN引腳接一個復位按鍵，用于手動復位。nRESET信號為CAT1025輸出的復位信號，此信號連接到S3C2410芯片的復位輸入引腳上，實現(xiàn)系統(tǒng)復位控制。nRSTOUT信號為復位信號輸出，用戶板上可以使用這個信號去復位某些芯片或電路。CAT1025內(nèi)置256字節(jié)EEPROM存儲器，IIC總線接口，所以使用了S3C2410芯片的IIC總線接口與其連接。此處用了0歐姆電阻（可拆除可焊接加上的電阻位置），如果用戶板上需要使用地址為0xA0的IIC器件，或者需要將I2CSDA、I2CSCL用作GPIO口，則可以將此0歐姆電阻拆除不連接。3.4.6系統(tǒng)時鐘部分S3C2410的主時鐘由外部晶振或外部時鐘提供，選擇后可以生成3種時鐘信號，分別是CPU使用的FCLK，AHB總線使用的PCLK。時鐘管理模塊同時擁有兩個鎖相環(huán)，一個稱為MPLL，用于FCLK、HCLK和PCLK；另一個稱為UPLL，用于USB設(shè)備。時鐘控制邏輯決定了所使用的時鐘源是采用MPLL作為FCLK還是采用外部時鐘。本設(shè)計中選擇OM[3:2]均接地，即采用外部振蕩器提供系統(tǒng)時鐘，將外部時鐘輸入引腳EXTCLK接為高電平（3.3V），外部振蕩器由12MHz晶振和2個15PF微調(diào)電容組成[9]。振蕩電路輸出接到S3C2410的XTIpll，輸入由XTOpll提供。晶振頻率經(jīng)S3C2410內(nèi)部的鎖相環(huán)倍頻后最高可達203MHz，作為處理器的主時鐘（FCLK）。。系統(tǒng)時鐘的晶振部分設(shè)計原理圖如圖3-8所示。圖3-8晶振部分原理圖S3C2410具有一個獨立時鐘源、獨立電源供電的RTC（實時時鐘），所以要在XTOrtc、XTIrtc引腳接上32768Hz石英晶振。3.5核心板硬件的PCB圖設(shè)計3.5.1核心板的PCB圖電路板也稱PCB版，是印刷電路板電子板卡的基礎(chǔ)，由若干層導體和絕緣體組成的平板。電路圖紙上的線路都蝕刻在其上，然后焊接上元件。由于所有的元件都焊在電路板上，因此電路板的布局和布線是決定整個電路板性能的重要方面[10]。印制電路板的設(shè)計過程：（1）規(guī)劃電路板并設(shè)置參數(shù)；（2）引入網(wǎng)絡(luò)表；（3）元件布局和調(diào)整；（4）布局規(guī)則設(shè)置、自動布線與手工調(diào)整。如圖3-9所示為本設(shè)計核心板的PCB圖。圖3-9核心板PCB圖本核心板的PCB設(shè)計分層簡介見表3-5。表3-5PCB板層規(guī)劃層號層名稱層作用線條顏色1TopLayer信號層紅2MidLayer1信號層棕3MidLayer2信號層綠4BottomLayer信號層藍5POWER電源層（3.3V、1.8V）粉6GND地層青3.5.2核心板的PCB布局合理的布局是PCB設(shè)計成功的第一步，是PCB布線的前提步驟。如圖3-10所示為核心板的PCB布局。圖3-10PCB布局圖在設(shè)計中PCB布局是一個重要的環(huán)節(jié)。布局結(jié)果的好壞直接影響布線的效果，對整個設(shè)計結(jié)果都會產(chǎn)生很大的影響，甚至于影響整個核心板的性能。本設(shè)計的布局，先將兩個接口的位置固定，以確定整個核心板的整體；再將ARM9核心放置于中間位置；然后按功能模塊依次布局電源、SDRAM、NORFlash、NANDFlash、晶振等各個部分；對整個布局進行微調(diào)。其中起先要考慮PCB的整體尺寸大小，因為過大，則成本高、印刷線條長、阻抗增加，抗噪能力下降；而過小，則散熱不好，鄰近線條易受干擾。另，尤其注意特殊元件如晶振的放置位置。PCB布局完成后進行布線，布線是PCB設(shè)計中最為復雜的部分，同時布線關(guān)系著整個設(shè)計結(jié)果的成功與否。在PCB布線中有很多技巧和注意事項，如布線規(guī)則，線寬，過孔打的技巧成斜型分布盡量使兩個過孔之間有更多空間抗干擾。布線的盡量短回路以減少干擾。各層布線之間的關(guān)系，底層線為備用。每一種層線應該總體朝一個方向布。上下層應該最好垂直交叉，以降低干擾。拐角處的角度盡量大。電源線盡量粗。ARM9布線應注意先將難引得線引出，再一步步往前湊。3.5.3核心板的PCB分層設(shè)計本設(shè)計的核心板采用六層板設(shè)計，包含一個完整的地層和分割成兩部分的電源層。由于開發(fā)板對模擬電源/模擬地的噪聲要求不是很高，所以沒有將模擬電源/模擬地與數(shù)字電源/數(shù)字地進行隔離，但其PCB板采用了大面積敷地，以降低噪聲。核心板PCB布局的Toplayer層的布線結(jié)果如圖3-11所示。圖3-11核心板Toplayer層PCB圖PCB板的Toplayer層是本設(shè)計核心板布線的主要層，整個PCB的設(shè)計便是先盡量在此層走線，尤其注意將S3C2410的引腳引出。而在這一層布線要注意盡量將布線朝向一個方向，這樣十分有利于后面各層的走線。在這一層走線總體上是將高速、敏感的信號線引出敏感的中間區(qū)域，為下面的布線做鋪墊。核心板midlayer1層的布線結(jié)果如圖3-12所示。圖3-12核心板Midlayer1層PCB圖此Midlayer1層承接Toplayer層的布線，通過過孔，走線將信號線連接至兩個接口J1、J2。核心板midlayer2層的布線結(jié)果如圖3-13所示。圖3-13核心板Midlayer2層PCB圖此Midlayer2層總體上主要是承接Toplayer層的布線將從S3C2410引出的線連接至各主要元件，如HY57V561620、SST39VF1601、K9F1208。核心板bottomlayer層的布線結(jié)果如圖3-14所示。圖3-14核心板Bottomlayer層PCB圖此Bottomlayer層總體上作為很關(guān)鍵的備用線使用。一般，在布線前中期過程盡量不使用它，而是等較為嚴密的將上面幾層布線較為充分的使用后，對于重要的一些布線使用此備用線。核心板POWER層的布線結(jié)果如圖3-15所示。圖3-15核心板電源層PCB圖由于核心板有兩個主電源分別為1.8V內(nèi)核供電和3.3V存儲器、外部I/O供電，所以本設(shè)計將電源層分為兩塊區(qū)域。在ARM9-S3C2410附近區(qū)域的為VDD_+1.8V，在此之外靠近系統(tǒng)內(nèi)存部分及外部I/O接口的區(qū)域為VDD_+3.3V。這樣的電源層分割設(shè)計十分巧妙地將電源與相應的受供給系統(tǒng)結(jié)合，而且結(jié)合離電源層很近的完整地層，使總體的回流路徑最短，有效地抑制了干擾，增加了電源的去耦效果，提高了電源性能。本PCB設(shè)計將地層單獨列為一層。PCB分層布線有很多好處，而其中一個很重要的方面就是可以設(shè)計一個完整的板層為地層，可以有效地降低系統(tǒng)的射頻發(fā)射，抑制噪聲干擾，而且比在外面設(shè)計金屬屏蔽處理有效地多。3.6核心板硬件的設(shè)計結(jié)果PCB制作完成后。將其送往PCB板印制廠家，印制出核心板的裸板。然后焊接安裝上元器件，則整個核心板的硬件就完成了制作。由于核心板的主要器件如S3C2410、HY57V561620、K9F1208芯片的封裝不能或不宜手工焊接，因此交由廠家機器焊接，而其他的器件則主要是自行焊接。如圖3-16所示為焊接安裝器件之后的核心板硬件。圖3-16核心板硬件圖核心板與PC的連接是通過測試底板的。為實現(xiàn)核心板的測試，又自行制作了簡易的測試底板。此測試底板的總體設(shè)計思想是，將核心板上J1、J2口的引腳全部向外引出，并將JTAG口以20針封裝引出以便于與PC連接。如圖3-17所示為核心板與簡易底板的連接后的測試系統(tǒng)圖。圖3-17核心板測試系統(tǒng)圖至此，整個核心板測試系統(tǒng)的硬件設(shè)計便基本完成了。3.7核心板功能簡介本設(shè)計基于S3C2410處理器的核心板，采用六層板工藝，單面放置主要元件，在布局布線方面很有特色，具有良好的可觀察性，尤其適用于實驗教學和開發(fā)。而精心的布線設(shè)計也使本設(shè)計核心板能較好的應用于嵌入式儀器。其功能特點如下：（1）處理器：采用三星公司的ARM920T處理器S3C2410，工作頻率高達203MHz，外部總線頻率高達100~133MHz；（2）SDRAM：現(xiàn)代公司的HY57V561620，PC100/PC133兼容，64MB；（3）NANDFLASH：Samsung公司的K9F1208，64MB；（4）NORFLASH：SST公司的SST39VF1601，2MB；（5）操作系統(tǒng)：可支持Linux、uCLinux、WinCE、uC/OS-Ⅱ等操作系統(tǒng)；（6）EPROM：IC總線接口，256字節(jié)；（7）晶振：單3.3V電源供電，板內(nèi)自帶1.8VLDO芯片；（8）接口：1.27mm間距；（9）尺寸規(guī)格：93.7mm68.8mm；（10）LED指示燈：5V電源紅色指示燈1個，外部中斷指示燈2個。電源紅色指示燈以指示電源供電情況。當給系統(tǒng)電源供電時，紅色電源指示燈亮，可編程功能綠色指示燈指示的功能由用戶自己定義。3.7.1核心板引腳功能本設(shè)計的核心板引腳由J1、J2兩個接口板引出，總數(shù)為200個。如圖3-18所示為核心板J1接口的引腳圖。圖3-18J1接口圖如圖3-19所示為核心板J2接口的引腳圖。圖3-19J2接口圖此接口的引腳功能描述參見附錄2。跳線器的可分為兩類，一種是模塊電路電源跳線。另一種是模塊電路I/O連接跳線短接，當需要使用某一模塊電路時，需要將電源跳線和I/O連接跳線短接。另外，通過跳線用戶可以將I/O連接到外面的實驗電路，也可以重新分配模塊電路所使用的I/O口，將跳線器取出，使用連接導線從其他跳線上連接控制I/O。本設(shè)計主要是采用了連接導線連接，如電源直接以連接導線連接出來，但在用戶板上將大量使用跳線器，核心板上只有一個跳線器CON3，它是啟動方式選擇，S3C2410的OM0引腳與上拉電阻和下拉電阻連接的二選一選擇，當將跳線器插到上拉電阻上時，OM0為高電平，OM[1:0]=01，Bank0啟動方式（16bit）即核心板上的K9F1208；當將跳線器插到下拉電阻上時，OM0為低電平，OM[1:0]=00，NANDFlash啟動方式，即核心板上的SST39VF1601，NORFlash。上拉就是將不確定的信號通過一個電阻嵌位在高電平，電阻同時起限流作用，下拉同理。上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分。本設(shè)計核心板采用了5個零歐姆電阻。可分為三類：一種是可選擇性的連通電路，當需要使用某一功能時將此零歐姆電阻位置上焊接上相應的電阻；一種是二選一電阻，當需要時將某一芯片的引腳連接為上拉電阻或下拉電阻，從而置為高電平或低電平；另外零歐姆電阻還可以是鐵氧體磁珠，它在低頻時阻抗很低，而在高頻時阻抗很高，可以抑制高頻干擾，從而消除數(shù)字電路的噪聲。3.7.2核心板GPIO口本設(shè)計將S3C2410具有的117個通用I/O口通過J1、J2接口引出，分為A～H等8個端口，由于每個I/O口都有第2功能，甚至第3功能，所以需要通過GPxCON寄存器來選擇GPx口I/O的功能，其中x可以為A、B、C、D、E、F、G、H，表示相應的I/O端口。本設(shè)計核心板的GPIO口參見附錄3。GPIO口可以通過簡單的置位復位實現(xiàn)輸入輸出控制。當I/O設(shè)置為GPIO輸出模式（Output模式）時，可以通過寫GPxDAT控制相應I/O口輸出高電平或低電平。GPxDAT為1的位對應I/O輸出高電平，為0的位對應I/O輸出低電平。通過設(shè)置GPxCON寄存器來選擇GPx口I/O的功能，當I/O設(shè)置為GPIO輸入模式（Input模式）時，讀取GPxDAT寄存器即取得I/O口線上的電平狀態(tài)。通常會使用if(GPxDAT&(1<<n))語句來判斷GPxn口是否為高電平。東華理工大學畢業(yè)設(shè)計（論文）硬件測試與分析4．硬件測試與分析4.1硬件測試介紹JTAG是英文“JointTestActionGroup（聯(lián)合測試行為組織）”的詞頭字母的簡寫，是由幾家主要的電子制造商發(fā)起制訂的PCB和IC測試標準。JTAG建議于1990年被IEEE批準為IEEE1149.1-1990測試訪問端口和邊界掃描結(jié)構(gòu)標準。該標準規(guī)定了進行邊界掃描所需要的硬件和軟件。JTAG主要應用于：電路的邊界掃描測試和可編程芯片的在線系統(tǒng)編程。JTAG也是一種國際標準測試協(xié)議（IEEE1149.1兼容），主要用于芯片內(nèi)部測試[11]。H-JTAG是H-JTAG團隊開發(fā)的一款自主原創(chuàng)的ARM仿真套件，H-JTAG開發(fā)套件主要包括了：H-JTAG

SERVER調(diào)試軟件，H-FLASHER燒寫軟件，及高速H-JTAG

USB

仿真器.。使用H-JTAG，你可以輕松地通過WIGGLER或者SDT-JTAG或用戶自定義的JTAG小板調(diào)試所有的ARM7/ARM9處理器。本設(shè)計核心板硬件完成后，連接測試底板上的20針JTAG測試口到PC上，通過JTAG口可以與片上、片外的存儲器和控制器交換數(shù)據(jù)，最終完成測試及相關(guān)分析。如圖4-1所示為本設(shè)計測試底板上JTAG口的原理圖。圖4-1測試底板上JTAG口的原理圖20針JTAG接口的引腳功能描述參見表4-1。表4-120針JTAG接口定義引腳名稱描述序號名稱功能1VCC接3.3V電源2VCC接3.3V電源3nTRST測試系統(tǒng)復位信號5TDI測試數(shù)據(jù)串行輸入7TMS測試模式選擇9TCK測試時鐘11RTCK測試時鐘返回信號13TDO測試數(shù)據(jù)串行輸出15nRESET目標系統(tǒng)復位信號其中，17、19腳為NC，4、6、8、10、12、14、16、18、20為GND。經(jīng)過反復調(diào)試，整個核心板的硬件設(shè)計基本完成，可以安全上電，并通過H-JTAG測試找到核心板的ARM9核心。如圖4-2所示為核心板與PC機連接并實現(xiàn)JTAG測試的進程。圖4-2測試進程圖4.2測試流程及結(jié)果分析連接核心板與測試底板，將測試底板上的5V、3.3V電源和GND地接口分別連接上電。首先，觀察核心板上電源指示燈的狀態(tài)為亮，經(jīng)過一段時間，觸摸各主要芯片S3C2410、HY57V561620、SST39VF1601無發(fā)熱燙手情況；此一測試結(jié)果表明核心板電源部分穩(wěn)定良好，可以保證電源模塊能提供板上各個模塊所需加的電壓，而且核心板各個功能模塊的電路基本正常。然后，用萬用表測試測試底板上的各個引腳，核心板引腳電平與理論的電平相符；此一測試結(jié)果表明核心板引出腳的輸出正常，即可以應用與用戶板的電路連接來實現(xiàn)相應功能。再連接測試底板上的JTAG口到PC機，啟動PC機上的測試軟件，檢測到ARM920T芯片；此一測試結(jié)果表明核心板整體狀況良好，可以實際應用。如圖4-3所示為JTAG測試的結(jié)果。圖4-3測試結(jié)果圖最終，本核心板的JTAG測試結(jié)果顯示找到ARM920T核心并且找到地址，但在測試過程中發(fā)現(xiàn)了一些錯誤，進行了及時修正和調(diào)整。以下為調(diào)試中出現(xiàn)的兩點主要錯誤：TRST、TDI、TMS、TCK引腳上原來焊接的是3KΩ的上拉電阻，導致JTAG口測試失敗；根據(jù)相關(guān)數(shù)據(jù)手冊中的說明，TRST、TDI、TMS、TCK引腳上需要接一個10KΩ的上拉電阻。由于是自行設(shè)計的JTAG口，在使用之前未進行重新設(shè)置，搜索不到ARM9核心；在使用H-JTAG軟件時需要對SETTING項進行設(shè)置。東華理工大學畢業(yè)設(shè)計（論文）結(jié)論與展望結(jié)論與展望本論文主要是圍繞ARM9微處理器S3C2410而開展的最小系統(tǒng)核心板的硬件設(shè)計以及硬件調(diào)試。通過本論文掌握了解ARM9-S3C2410的結(jié)構(gòu)與特點，掌握該類嵌入式微處理器的開發(fā)技術(shù)及軟硬件初步的調(diào)試方法。從而熟悉嵌入式微處理器類的系統(tǒng)硬件開發(fā)流程，以及掌握開發(fā)過程和調(diào)試過程中相應問題的解決方案。最終，本設(shè)計的核心板通過測試分析，對核心板進行測試和修正，驗證了核心板的性能。通過對整個設(shè)計過程的分析，現(xiàn)總結(jié)幾點結(jié)論：(1)基于嵌入式微處理器的最小系統(tǒng)核心板的硬件開發(fā)，首先要進行系統(tǒng)需求及功能的分析，明確所要實現(xiàn)的功能要求；然后根據(jù)要求進行器件的選型，搜集相關(guān)的器件資料。有效地利用核心處理器的內(nèi)部與外擴資源進行電路設(shè)計是非常重要的。(2)整個設(shè)計的實際制作過程是通過利用EDA軟件來完成的，而PCB布局布線環(huán)節(jié)十分重要。它影響著設(shè)計結(jié)果的一些重要性能。熟練并良好的利用EDA軟件對技術(shù)人員來說十分重要。(3)在設(shè)計和調(diào)試過程中，要充分地了解和掌握各模塊的基本原理，只有較好地掌握了相關(guān)原理，才能靈活地做好設(shè)計和調(diào)試工作。(4)電源是核心板設(shè)計的靈魂部分，在設(shè)計過程中要注意多考慮其影響；(5)在原理圖設(shè)計中要認真核對每一部分的每一引腳，以免因為某一局部的問題的對整個核心板造成無法挽回的影響；(6)在最小系統(tǒng)的規(guī)劃中，考慮到核心板體積和局部對整體的影響，要將不必要在核心板上進行的設(shè)計安排在底板上。另，在設(shè)計開發(fā)過程中一定要注意問題的分析與總結(jié)，最好是做好筆記，出現(xiàn)問題后要從根本上查找原因，尋找解決方案，問題解決后及時總結(jié)，記錄原因及相應解決方案，以備后用。由于設(shè)計時間和個人能力的限制，本課題雖然有了一定的成果，但在某些方面仍存在一定的問題，需要繼續(xù)改進：(1)核心板的PCB設(shè)計中可以將一些器件放置在PCB板背面以利于布線而達到良好的穩(wěn)定性以及實現(xiàn)更低的制造成本，同時也使核心板的體積更??；(2)在核心板規(guī)劃中應考慮到總線驅(qū)動部分的安排，這對于整個核心板的信號穩(wěn)定性有很大的影響；(3)本課題只是對核心板的硬件做了設(shè)計?；贏RM9的嵌入式系統(tǒng)的開發(fā)還需要根據(jù)用戶的需求進行底板和軟件的開發(fā)。東華理工大學畢業(yè)設(shè)計（論文）致謝致謝整個畢業(yè)設(shè)計是在徐哈寧老師的細心指導下完成的。從開始著手設(shè)計一直到設(shè)計完成，徐老師都引導和啟發(fā)我進行相關(guān)的學習，遇到問題的徐老師都會耐心的講解。特別是在硬件的PCB設(shè)計中，徐老師給予了很多的指導，整個畢業(yè)設(shè)計包含著徐老師的辛苦努力。除了專業(yè)理論外，他也讓我學到了很多其他方面的知識，在此深表感謝！本專業(yè)的各位老師也給予了諸多關(guān)懷和支持，在此也表示感謝，感謝各位老師多這幾年來的教誨與關(guān)懷,也感謝各位同學平時學習生活中給予的幫助！東華理工大學畢業(yè)設(shè)計（論文）參考文獻參考文獻[1]周立功.S3C2410&嵌入式Linux系統(tǒng)教程[M].廣州致遠電子有限公司,2000,6-7.[2]NEURONCHIPDistributedCommunicationandControlProcessors.MotoloraInc[J].1994.[3]劉凱.ARM嵌入式接口技術(shù)應用[M].北京:清華大學出版社,2009,8-22.[4]曾峰,鞏海洪,曾波.印刷電路板設(shè)計與制作[M].北京:電子工業(yè)出版社,2003,60-75.[5]候冬晴,李建鋒,朱長城.ARM技術(shù)原理與應用[M].北京:清華大學出版社.2009,4-15.[6]顧海洲,馬雙武.PCB電磁兼容技術(shù)[M].北京:清華大學出版社,2006,29-37.[7]HallSH.High-speedDigitalSystemDesign.JohnWiley&SonsInc[J].2000.[8]于明,范書瑞,曾祥燁.ARM9嵌入式系統(tǒng)設(shè)計與開發(fā)教程[M].北京:電子工業(yè)出版社,2006,60-85.[9]張綺文,謝建雄.ARM9嵌入式常用模塊與綜合系統(tǒng)設(shè)計實例精講[M].北京:電子工業(yè)出版社,2007,131-144.[10]王慶斌,劉萍,尤利文等.電磁干擾與電磁兼容技術(shù)[M].北京:機械工業(yè)出版社,1998.[11]張崙.32位嵌入式系統(tǒng)硬件設(shè)計與調(diào)試[M].北京,機械工業(yè)出版社,2005.[12]張大波.嵌入式系統(tǒng)原理設(shè)計與應用[M].北京,機械工業(yè)出版社,2004.[13]周立功.ARM嵌入式系統(tǒng)實驗教程[M].北京:北京航空航天大學出版社.2006.[14]李伯成.嵌入式系統(tǒng)可靠性設(shè)計[M].北京:電子工業(yè)出版社,2006.[15]孫秋野,孫凱,馮健.ARM嵌入式系統(tǒng)開發(fā)典型模塊[M].北京:人民郵電出版社,2007.東華理工大學畢業(yè)設(shè)計（論文）附錄1附錄1S3C2410信號描述信號I/O描述