北航計算機組成原理-實驗報告

.word可編輯.北京航空航天大學計算機學院時間：2011年7月20日.專業(yè).專注. 目錄第一章MIPS部件基礎(chǔ)實驗 1-1存儲單元 1預習題 1思考題 6 預習題 9思考題 14 第二章MIPS處理器綜合實驗 31 思考題 31 思考題 39 思考題 73 思考題 80第三章MIPS高級設(shè)計實驗 86實驗3-1MIPS指令擴展處理器設(shè)計 86 思考題 92.專業(yè).專注. 第一章MIPS部件基礎(chǔ)實驗實驗1-1存儲單元預習題(1)對照實驗原理中只讀存儲器ROM的電路結(jié)構(gòu)，簡要說明其工作原理。答：根據(jù)inclock的時鐘信號，在inclock上升沿階段，address[5..0]為讀入的6位地址，譯碼得到該數(shù)據(jù)的地址，q[23..0]為輸出的數(shù)據(jù)。頁的原理圖文件編輯輸入項BlockDiagram/SchematicFile，按OK按鈕后將打開原理圖編輯窗口。在編輯窗口中任意空白處雙擊，可出現(xiàn)輸入元件對話框，在Name一欄中值，將地址總線寬度address[]和數(shù)據(jù)總線寬度q[]分別設(shè)置為6位和24位可。通過.mif文件進行參數(shù)設(shè)計和編輯。設(shè)計好相應(yīng)的mif文件如下圖所示。.專業(yè).專注..word可編輯.設(shè)置地址寬度和數(shù)據(jù)寬度，如下圖所示。.專業(yè).專注..word可編輯.導入設(shè)計好的mif文件，如下圖所示。答：創(chuàng)建波形文件時，單擊每一個輸入數(shù)據(jù)進行設(shè)置，將inclock設(shè)計為以一定時間為周期翻轉(zhuǎn)的時鐘信號，address為以一定頻率改變的6為數(shù)據(jù)。從結(jié)果來看，隨著6位答：先在QuartusII中鎖定各項輸入輸出的引腳，addr[5..0由]鍵1，2控制，時鐘inclock由鍵8控制，數(shù)碼管8-3顯示ROM中的數(shù)據(jù)輸出，下載到實驗臺上，按下相關(guān)控制鍵，可進行仿真操作。(5)總結(jié)原理圖輸入法設(shè)計硬件的主要步驟，以及每個步驟的主要目的。答： (1)建立本項目工程設(shè)計文件夾。目的：任何一項設(shè)計都是一項工程，都必須首先為此工程建立一個放置與此工程相關(guān)的所有設(shè)計文件的文件夾。不同的設(shè)計項目最好放在.專業(yè).專注..word可編輯.程的所有文件都必須放在同一文件夾中。放于同一個文件夾中便于管理。 (2)MIF格式文件的建立。目的：初始化ROM的數(shù)據(jù)。 (3)原理圖輸入設(shè)計項目。目的：設(shè)計選擇符合要求的元件，連接元件，以達到所需電路的要求。 (4)創(chuàng)建工程。目的：將設(shè)計文件加入工程中。 (5)全程編譯。目的：檢查設(shè)計是否有錯誤，數(shù)據(jù)網(wǎng)表文件提取、邏輯綜合、適配、裝配文件生成及基于目標器件的工程時序分析等。 (6)時序仿真。目的：觀察仿真結(jié)果，驗證硬件設(shè)計的正確性。 (7)鎖定引腳。目的：將輸入輸出的引腳與實驗臺鎖定。 (8)硬件下載。目的：將設(shè)計好的程序下載到實驗臺上。RAM數(shù)據(jù)，也可以將數(shù)據(jù)寫入任意的一個指定的存儲單元中。RAM如何體現(xiàn)的？答：以一定周期翻轉(zhuǎn)，當遇到上升沿時，且使能信號為1，RAM開始工作讀寫信號為高電平時執(zhí)行寫入功能，低電平是執(zhí)行讀出功能。將地址addr信號以一定的頻率改變，當讀寫信號為高電平即寫入信號時，從addrin讀取數(shù)據(jù)，存入RAM所指存儲單元中；當讀寫信號為低電平即讀出信號時，從RAM讀出RAM所指存儲單元的數(shù)據(jù)，存入(8)總結(jié)Verilog文本輸入法設(shè)計硬件的主要步驟，以及每個步驟的主要目的。答： (1)建立本項目工程設(shè)計文件夾。目的：同一工程下的所有文件放在一起便于使用語管理。.專業(yè).專注..word可編輯. (2)輸入項目設(shè)計。目的：編寫相關(guān)程序代碼并保存。 (3)創(chuàng)建工程。目的：將設(shè)計程序加入工程中。 (4)全程編譯。目的：檢查設(shè)計是否有錯誤，數(shù)據(jù)網(wǎng)表文件提取、邏輯綜合、適配、裝配文件生成及基于目標器件的工程時序分析等。 (5)時序仿真。目的：觀察仿真結(jié)果，驗證硬件設(shè)計的正確性。 (6)鎖定引腳。目的：將輸入輸出的引腳與實驗臺鎖定。 (7)硬件下載。目的：將設(shè)計好的程序下載到實驗臺上。合波形說明其功能及工作原理。位，高24位置0；模式控制信號為其他信號時，32位全置為0。(10)預先設(shè)計好并繪出先進先出存儲電路FIFO的仿真波形輸入及理論輸出，結(jié)合波形說明其功能及工作原理。答：FIFO為先進先出存儲電路。即當給定寫入信號時，按一定順序?qū)懭胍徊糠謹?shù)據(jù)，當給定讀出信號時，按照先進先出的原則讀出已經(jīng)寫入的數(shù)據(jù)。.專業(yè).專注..word可編輯.思考題(1)MIPSRAM存儲器在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。RAM由其他寄存器的某些位數(shù)通過譯碼來指定，寫入的數(shù)據(jù)可由其他寄存器的某些位或地址來確定，數(shù)據(jù)讀出后可存放于其他寄存器。(2)記錄下MIPSRAM的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合仿真結(jié)果說明電路的工作過程。答：仿真結(jié)果與預期的結(jié)果一致，模式控制信號為1111時，從DataIn讀入32位數(shù)據(jù)保存n(3)MIPSIR在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。答：該IR為32位的指令寄存器，用來保存當前正在執(zhí)行的一條指令。當執(zhí)行一條指令時，先把它從內(nèi)存取到IR中，然后再通過IR輸出到后續(xù)各個部件。(4)記錄下MIPSIR的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合仿真結(jié)果說明電路的工作過程。答：.專業(yè).專注..word可編輯.寫使能有效，IR寄存器寫入來自存儲器的指令。Clk是CPU時鐘信號，IR的寫入由IRWrite信號控制。IR[31:0]是IR寄存器的輸出，即控制器的指令來源。(5)MIPSRegFile在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。答：該32位的寄存器堆由32個32位的寄存器組成，主要實現(xiàn)2個功能，一是讀寄存器，即將寄存器堆的數(shù)據(jù)讀出，二是寫寄存器，即將輸入的32位數(shù)據(jù)寫入到特定的寄存器。(6)記錄下MIPSRegFile的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合仿真結(jié)果說明電路的工作過程。答：RS答：FIFO是一種先進先出存儲電路，可實現(xiàn)隊列存儲結(jié)構(gòu)，用來存儲、緩沖在兩個異步時鐘之間的數(shù)據(jù)傳輸。使用異步FIFO可以在兩個不同時鐘系統(tǒng)之間快速而方便的實時傳輸數(shù)據(jù)。ptyusedw(8)記錄下LPM_FIFO的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合圖說明電路的工作過程。答：.專業(yè).專注..word可編輯.讀取到Q中。.專業(yè).專注..word可編輯.實驗1-2運算單元預習題(1)對照2.2節(jié)中乘法運算器的電路結(jié)構(gòu)，簡要說明其工作原理。運算結(jié)束后HI中顯示result的高32位數(shù)字，LO顯示低32位數(shù)字。(2)在對乘法運算器的設(shè)計進行軟件仿真測試時，應(yīng)該如何設(shè)計仿真波形的輸入信號的？結(jié)合實際的仿真結(jié)果說明乘法器的功能在仿真波形中是如何體現(xiàn)的？答：仿真波形如上圖，乘法運算器的兩個輸入端分別為6和3，開始時Reset置為1，系統(tǒng)ResetMULStartMULSelMD時進行的是乘法運算，得到result為18，finish2置為1表示運算結(jié)束，根據(jù)MUL_SelHL選擇(3)對照2.3節(jié)中算術(shù)邏輯運算器的電路結(jié)構(gòu)、數(shù)據(jù)傳送通路和ALU的功能特性，簡要說明其工作原理。答：參加運算的兩個8位數(shù)據(jù)分別為A[7..0]和B[7..0]，運算模式由S[3..0的]16種結(jié)果，CO為運算后的輸出進位位。兩個8位數(shù)據(jù)由總線IN[7..0]分別通過兩個電平鎖.專業(yè).專注. 入。(4)按理論分析值填寫好表2.2、表2.3和表2.4。答：無表格可填。(5)比較實驗數(shù)據(jù)的理論分析值與實驗結(jié)果值；并對結(jié)果進行分析。實驗結(jié)果與理論分析值比較，有沒有不同？為什么?答：實驗結(jié)果與分析值一致。(6)在對算術(shù)邏輯運算器的設(shè)計進行軟件仿真測試時，應(yīng)該如何設(shè)計仿真波形的輸入信號的？結(jié)合實際的仿真結(jié)果說明算術(shù)邏輯運算器的功能在仿真波形中是如何體現(xiàn)的？答：應(yīng)該按照表1.20給定的條件來設(shè)計仿真波形的輸入信號，盡量設(shè)計到每項功能的S取遍了所有的功能值，相應(yīng)的CN與M也取遍了所有的情況，并且輸入也有變化，這樣得出的結(jié)果每種功能與理論分析一致，說明了算術(shù)邏輯運算器的功能得到了實現(xiàn)。并給出源程序。答：input[8:1]D;outputreg[8:1]Q;ifOENQbzzzzzzzz;elseif(G)Q=D;inputSclk;output[3..0]qreg[3..0]q;(8)預習實驗2-1內(nèi)容，設(shè)計好并繪出32位除法運算器的仿真波形輸入及理論輸出，結(jié)合.專業(yè).專注..word可編輯.波形說明其功能及工作原理。答：(9)復習VerilogHDL語言的相關(guān)語法，并在課前根據(jù)編寫好實驗2-1中的程序。給出源程序。答：`definemul_mul2'b00`definemul_div2'b01`definemul_sel_high'b1`definemul_sel_low'b0MIPS_Mul_Div(mul_flag,reset,mul_da,mul_db,clk,mul_dc,mul_selhl,mul_start,mul_selmd,mul_write);inputclk;inputreset;inputmul_start;inputmul_selhl;input[1:0]mul_selmd;//if=1,div;inputmul_write;outputmul_flag;input[31:0]mul_db;input[31:0]mul_da;output[31:0]mul_dc;reg[31:0]hi;reg[31:0]lo;regworking;reg[63:0]result;regfinish;regfinish2;.專業(yè).專注. function[63:0]result_mul;input[31:0]a,b;result_mul=a*b;function[63:0]result_div;input[31:0]a,b;result_div[31:0]=a/b;result_div[62:32]=a%b;assignmul_flag=finish;assignmul_dc=finish?((mul_selhl==`mul_sel_high)?hi:lo):32'b0;if(reset)finish<=1'b0;elseif(mul_start)finish<=1'b0;result<=result_mul(mul_da,mul_db);ldivresult<=result_div(mul_da,mul_db);finish<=1'b1;if(reset).專業(yè).專注..word可編輯.elseif(mul_write)if(mul_selhl==`mul_sel_high)elseelseif(finish)hi<=result[63:32];lo<=result[31:0];(10)預習實驗2-2內(nèi)容，設(shè)計好并繪出帶進位算術(shù)邏輯運算單元的仿真波形輸入及理論輸出，結(jié)合波形說明其功能及工作原理。答：每次上升沿到來，會改變S[3..0](即邏輯運算功能)。在A0_B1的控制下IN[7..0的]數(shù)據(jù)交替地放入A[7..0]和B[7..0]兩個鎖存器中。F輸出A與B在功能S下的運算結(jié)果。(11)按理論分析值填寫好表2.6。答：無表可填。(12)預習實驗2-3內(nèi)容，設(shè)計好并繪出移位運算器的仿真波形輸入及理論輸出，結(jié)合波形說明其功能及工作原理。答：.專業(yè).專注..word可編輯.補符號位。邏輯移位補0。思考題(1)32位乘法運算器在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。lo保存低位，將結(jié)果輸出到DC中。(2)給出你編寫的源程序。答：inputClk;inputReset;inputMUL_Start;reg[31:0]hi;.專業(yè).專注. reg[31:0]lo;regworking;reg[63:0]result;regfinish;regfinish2;function[63:0]result_mul;input[31:0]a,b;result_mul=a*b;function[63:0]result_div;input[31:0]a,b;result_div[31:0]=a/b;result_div[62:32]=a%b;assignMUL_Flag=finish;if(Reset)finish<=1'b0;elseif(MUL_Start)finish<=1'b0;elseif(finish2)finish<=1'b1;.專業(yè).專注..word可編輯.finish2<=1'b0;elsefinish2<=1'b1;if(Reset)elseif(MUL_Write)elseelseif(finish)hi<=result[63:32];lo<=result[31:0];(3)記錄下仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合圖說明電路的工作過程。.專業(yè).專注. (4)若本實驗中要考慮除數(shù)可能為零的情況，你認為應(yīng)該如何修改本實驗的代碼？答：需要修改以下代碼：finish2<=1'b0;result<=64’b0;elsefinish2<=1'b1;(5)帶進位運算器與不帶進位運算器有何區(qū)別？在設(shè)計實現(xiàn)時應(yīng)如何體現(xiàn)？答：帶進位運算器可擴展為更多位數(shù)據(jù)的運算，其低位進位鎖存在D觸發(fā)器，用于高位的運算；而不帶進位運算器只有一個初始的低位進位，在得到新的進位后無法保存用于更高位的運算，不能實現(xiàn)擴展更多位數(shù)據(jù)的運算。COD觸發(fā)器中，由原始進位CN和T4信號控制D觸發(fā)器。將D觸發(fā)器保存的進位送入ALU181與A[7..0]和B[7..0]進行運算。(6)給出你設(shè)計的原理圖。.專業(yè).專注..word可編輯.答：(7)記錄下仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合圖說明電路的工作過程。答：仿真結(jié)果與預習時的理論仿真波形一致。(8)根據(jù)實驗結(jié)果，填寫表2.6中的實驗數(shù)據(jù)。.專業(yè).專注..word可編輯.答：無表要填。(9)如何實現(xiàn)帶進位運算，將上一次運算的進位位用于下一次的運算當中，并實現(xiàn)多個8位數(shù)據(jù)的(如兩個24位數(shù)據(jù)的加法)運算？在控制電路上應(yīng)作怎樣的改動？給出24位加法的原理圖和仿真結(jié)果。中。原理圖如下：仿真波形如下：(10)結(jié)合理論課講授的內(nèi)容，回顧運算單元方面的知識點，為順利展開實驗做好理論準備工作。答：.專業(yè).專注..word可編輯.(11)分析移位運算器采用的電路結(jié)構(gòu)，并說明其工作過程？答：移位運算器的功能由S[1..0]和M確定，S[1..0由]時鐘信號控制經(jīng)CNT2得到，當Clk上升沿到來時，根據(jù)S[1..0]和M選擇不同功能，加載帶移位數(shù)為D[7..0]，進位由CO和CN共同控制，輸出結(jié)果由QB[7..0顯]示。(12)給出你設(shè)計的原理圖。答：(13)記錄下仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合圖說明電路的工作過程。答：仿真結(jié)果與預習時的理論仿真波形一致。由SO時鐘信號產(chǎn)生S[1..0]，得到不同的工作模式；.專業(yè).專注. (14)如何實現(xiàn)有符號數(shù)的算術(shù)右移和算術(shù)左移？修改用VHDL編寫的實驗參考程序，進行時序仿真。給出源程序、仿真結(jié)果，并對照波形說明新增的功能執(zhí)行過程。Ninput[2:0]S;//移位模式//工作模式，時鐘脈沖輸入，允許帶進位移位輸入input[7:0]D;//移位數(shù)據(jù)輸入output[7:0]//移位數(shù)據(jù)輸出//移位數(shù)據(jù)輸出進位reg[7:0]case(S)3'b010:beginif(~M)QB[7]=CN;elseQB[7]=CO;3'b001:beginif(~M)QB[0]=CN;elseQB[0]=CO;3'b011:QB=D;3'b100:begin//算術(shù)左移QB=1'b0;3'b101:begin//算術(shù)右移.專業(yè).專注..word可編輯.QB[7]=QB[6];default:QB<=8'h00;b010010；Clk時鐘上升沿再次到來時，再次執(zhí)行算術(shù)左移操作，QB變?yōu)楫擲為其他值(非000,001,010,011)時，QB變?yōu)?’b0,。.專業(yè).專注. 實驗1-3協(xié)處理器預習題(1)回顧理論課上指令系統(tǒng)相關(guān)內(nèi)容，分析協(xié)處理相關(guān)指令的指令鏈路和執(zhí)行過程。答：協(xié)處理器的主要負責的工作為：改變系統(tǒng)接口的工作方式；在MIPS狀態(tài)寄存器里有高速緩存控制的字段；異常發(fā)生時的檢測和處理都由一些CP0控制寄存器和特殊指令來定義和控制；對系統(tǒng)的存儲區(qū)域進行合理的控制、管理和分配；時鐘、事件計數(shù)器、奇偶校驗錯誤檢測等；當要把額外的功能集成在CPU中，又不能方便地當做外設(shè)訪問時，常常在0號協(xié)處理器中增加一些東西。協(xié)處理器的工作原理為：加電后：設(shè)置狀態(tài)寄存器是CPU進入正確的引導狀態(tài)。處理異常：任何MIPS異常都將調(diào)用一個固定入口地址的通用異常處理程序。通過異常原因寄存器可以找出異常的類型，再分別進行處理。從異常處理返回：在異常處理中，處理器最終必須返回發(fā)生異常時保存的異常程序計數(shù)器所指的地方。不管發(fā)生什么異常，返回時都要把狀態(tài)寄存器設(shè)置回原來的值，恢復用戶特權(quán)級設(shè)置，并開放中斷使能，即消除異常影響。中斷：狀態(tài)寄存器用來調(diào)整中斷掩碼，決定賦予哪些中斷比當前中斷優(yōu)先級更高的優(yōu)先級。觸發(fā)異常的指令：入系統(tǒng)調(diào)用、斷點等。(2)提前閱讀實驗內(nèi)容，并用VerilogHDL語言編寫調(diào)試好32位MIPS協(xié)處理器，并設(shè)計好仿真波形。答：`defineSR12`defineCause13`defineEPC14`definePRId15moduleCP0(Clk,Reset,DataIn,RegIdx,CP0Write,DataOut,EPC,Cause,Exception);inputClk,Reset,CP0Write,Exception;input[6:2]Cause;input[31:0]DataIn;input[4:0]RegIdx;output[31:0]DataOut;output[31:2]EPC;reg[31:0]regs[31:0];aOutregsRegIdxassignEPC=regs[`EPC];.專業(yè).專注..word可編輯.if(Reset)elseif(Clk)if(CP0Write)if(!Exception)nelsebeginnregs[`Cause][6:2]<=Cause;仿真波形如下：(3)設(shè)計好硬件下載方案。答：根據(jù)實驗驗證需要，選擇適合的實驗電路，并確定協(xié)處理器接口的引腳鎖定，下載到硬件試驗臺，進行硬件測試，觀察實驗結(jié)果是否符合原來的設(shè)計要求。思考題(1)對協(xié)處理器設(shè)計進行仿真驗證，結(jié)合仿真波形分析其執(zhí)行過程。答：.專業(yè).專注..word可編輯.能信號有效時，若異常使能Exception有效，將DataIn存入RegIdx編號的寄存器，并將異常原因Cause存入異常原因寄存器，否則只存入DataIn。DataOut輸出RegIdx編號的寄存器內(nèi)的值。.專業(yè).專注. 預習題(1)簡要說明32位MIPSCPU中程序計數(shù)器、多路選擇器、符號擴展單元的工作原理。答：程序計數(shù)器用于存放下一條指令所在單元的地址。為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數(shù)器正是起到這種作用，所以通常又稱為指令計數(shù)器。在程序開始執(zhí)行前，必須將它的起始地址，即程序的一條指令所在的內(nèi)存單元地址送入PC因，此程序計數(shù)器PC的內(nèi)容即是從內(nèi)存提取的第一條指令的地址。當執(zhí)行指令時，CPU將自動修改PC的內(nèi)容，即每執(zhí)行一條指令PC增加一個量，這個量等于指令所含的字節(jié)數(shù)，以便使其保持的總是將要執(zhí)行的下一條指令的地以此實現(xiàn)轉(zhuǎn)移。有些機器中也稱PC為指令指針I(yè)P(InstructionPointer)。多路選擇器即數(shù)據(jù)選擇器。其功能是通過對輸入信號的選擇或控制，使多路輸入信號中只能有一路對外輸出。多路選擇器有幾路數(shù)據(jù)輸入信號，路選擇信號，還有一路輸出。在操作過程中，選擇信號決定哪一路輸入信號可以輸出，該路輸入信號的電平是什么樣的，輸出信號電平也是什么樣的。符號擴展單元一般用于將較短的有符號數(shù)轉(zhuǎn)換成較長的有符號數(shù)，以防長短不一的有符號數(shù)在運算時產(chǎn)生錯誤。(2)對照實驗原理中程序計數(shù)器電路的結(jié)構(gòu)，簡要說明其工作原理。答：實驗電路采用總線多路開關(guān)連接方式，地址單元主要由地址寄存器和多路開關(guān)組成。因為程序中指令時順序執(zhí)行的所，以PC有自增功能，從而提供下一條程序指令的地址。在T4時鐘脈沖的作用下具有自動加1的功能；在LDPC信號的作用下可以預置計數(shù)器的初值。ACLR是計數(shù)器的清0端，高電平有效。273部件中的地址來自兩個渠道，一個是程序計數(shù)器的輸出，另一個是來自于內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)。(3)試舉例說明多路選擇器在32位MIPSCPU設(shè)計中的作用。答：在多路選擇器操作過程中，選擇信號決定哪一路輸入信號可以輸出。比如，一個4多路選擇器的兩路選擇信號S1和S0分別為1和0，那么輸出的信號就是第2路的輸入信號。說明其功能。答：.專業(yè).專注..word可編輯.SE：MIPSSE的功能是將16位二進制數(shù)經(jīng)符號擴展后轉(zhuǎn)換成32位二進制數(shù)。如果16位二位(5)預先設(shè)計好并繪出程序計數(shù)器電路的仿真波形輸入及理論輸出，結(jié)合波形說明其功能及工作原理。在T4時鐘脈沖的作用下具有自動加1的功能；在LDPC信號的作用下可以預置計數(shù).專業(yè).專注..word可編輯.CLR個是程序計數(shù)器的輸出，另一個是來自于內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)。思考題(1)MIPSPC在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。答：當執(zhí)行指令時，CPU將自動修改PC的內(nèi)容，即每執(zhí)行一條指令PC增加一個量，這實現(xiàn)轉(zhuǎn)移。(2)記錄下MIPSPC的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合仿真結(jié)果說明電路的工作過程。答：輸出EPC的值。(3)MIPSMux3to1在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。答：多路選擇器即數(shù)據(jù)選擇器。其功能是通過對輸入信號的選擇或控制，使多路輸入信號中只能有一路對外輸出。多路選擇器有幾路數(shù)據(jù)輸入信號，路選擇信號，還有一路輸出。在操作過程中，選擇信號決定哪一路輸入信號可以輸出，該路輸入信號的電平是什么樣的，輸出信號電平也是什么樣的。(4)記錄下MIPSMux3to1的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合仿真結(jié)果說明電路的工作過程。.專業(yè).專注..word可編輯.(5)MIPSSe在CPU中是如何與其它部件協(xié)同工作的。請結(jié)合其功能詳細分析。答：符號擴展單元一般用于將較短的有符號數(shù)轉(zhuǎn)換成較長的有符號數(shù)，以防長短不一的有符號數(shù)在運算時產(chǎn)生錯誤。(6)記錄下MIPSSe的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合仿真結(jié)果說明電路的工作過程。答：SE的仿真波形如下：MIPSSE的功能是將16位二進制數(shù)經(jīng)符號擴展后轉(zhuǎn)換成32位二進制數(shù)。如果16位二位(7)記錄下程序計數(shù)器電路的仿真結(jié)果，并與預習時的理論仿真波形對照，是否一致？結(jié)合圖說明電路的工作過程。答：.專業(yè).專注. 在T4時鐘脈沖的作用下，程序計數(shù)器具有自動加1的功能；在LDPC信號的作用下可以計數(shù)器裝入B[7..0]端輸入的數(shù)據(jù)。CLR是計數(shù)器的清0端，高電平有效；CLR為低電地址來自兩個渠道，一個是程序計數(shù)器的輸出，另一個是來自于內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)。.專業(yè).專注.AB 第二章MIPS處理器綜合實驗實驗2-1指令系統(tǒng)思考題(1)結(jié)合指令鏈路，分析說明算術(shù)邏輯指令sllv、sra、mult的執(zhí)行過程。答：指令sllv的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rt寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rs寄存器地址IR[20:16]送寄存器堆的寫寄存器地址Reg.Wreg，IR[15:0]送擴展寄存器的ALU.func端；指令sllv執(zhí)行鏈路：IR[31:26]IR[25:21]Mem.IRIR0:16]IR10:6]IR[5:0]指令sra的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rt寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，shamt寄存器地址IR[20:16]送寄存器堆的寫寄存器地址Reg.Wreg，IR[15:0]送擴展寄存器的ALU.func端；.專業(yè).專注. 指令sra執(zhí)行鏈路IR[31:26]IR[25:21]Mem.IRIR10:6]IR[5:0]ABAB指令mult的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rt寄存器地址IR[20:16]送寄存器堆的寫寄存器地址Reg.Wreg，IR[15:0]送擴展寄存器的ALU.func端；指令mult的執(zhí)行鏈路為：ABIR[25:21]Mem.IRIR10:6]IR[5:0]ALU.outALU.ALU.outALU.OutALU.Bhilohilo(2)結(jié)合指令鏈路，分析說明比較指令sltiu、slt的執(zhí)行過程。答：指令sltiu的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rt寄存器地址IR[20:16]送寄存器堆的寫寄存器地址Reg.Wreg，IR[15:0]送擴展寄存器D.rs寄存器數(shù)據(jù)Reg.Rdata1送寄存器A；t.專業(yè).專注.ABALU.AALU.BABALU.AALU.B 指令sltiu的執(zhí)行鏈路為：IR[31:26]IR[25:21]Mem.IRIR[20:16]IR10:6]IR[5:0]ALU.BALU.outALU.Out指令slt的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rt寄存器地址IR[20:16]送寄存器堆的寫寄存器地址Reg.Wreg，IR[15:0]送擴展寄存器D.rs寄存器數(shù)據(jù)Reg.Rdata1送寄存器A；將數(shù)據(jù)寫入rd寄存器。指令slt的指令鏈路為：IR[31:26]IR[25:21]Mem.IRIR[20:16]IR10:6]IR[5:0]ALU.outALU.Out答：指令bne的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rt寄存器地址IR[20:16]送寄存器堆的讀數(shù)據(jù)寄存器Reg.Rreg2；D.rs寄存器數(shù)據(jù)Reg.Rdata1送寄存器A，rt寄存器數(shù)據(jù)Reg.Rdata2送寄存器B，IR[15:11]IR[10:6]IR[5:0]左移2位擴展為32位；.專業(yè).專注.ALU.outPC IR[25:21]IR[10:6]IR[5:0]ALU.AALU.BAB指令bne的指令鏈路為：ALU.AALU.bqALU.B指令bgez的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rt寄存器地址IR[20:16]送寄存器堆的讀數(shù)據(jù)寄存器Reg.Rreg2；D.rs寄存器數(shù)據(jù)Reg.Rdata1送寄存器A，IR[15:11]IR[10:6]IR[5:0]左移2位擴展為32位；指令bgez的執(zhí)行鏈路為：ALUALU.AALU.bqIRIR[20:16]IR10:6]IR[5:0]UAALU.B指令bgezal的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:21]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1，rt寄存器地址IR[20:16]送寄存器堆的讀數(shù)據(jù)寄存器Reg.Rreg2；D.rs寄存器數(shù)據(jù)Reg.Rdata1送寄存器A，IR[15:11]IR[10:6]IR[5:0]左移2位擴展為32位；.專業(yè).專注. 指令bgezal的執(zhí)行鏈路為：ALU.AALU.bqALU.AALU.bqUAALU.outPCALU.outPCALU.BALU.BIR10:6]IR[5:0](4)結(jié)合指令鏈路，分析說明比較指令lbu、ll的執(zhí)行過程。答：指令lbu的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rt寄存器地址IR[20:16]送寄存器堆的寫數(shù)據(jù)寄存器地址Reg.Wreg，IR[15:11]IR[10:6]IR[5:0]左移2位擴展為32位，送ALU的ALU.B端；行字節(jié)或半字節(jié)移動；指令lbu的執(zhí)行鏈路為：ALU.outALU.ALU.outALU.OutALU.BALU.BIR10:6]IR[5:0]指令ll的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rt寄存器地址IR[20:16]送寄存器堆的寫數(shù)據(jù)寄存器地址Reg.Wreg，IR[15:11]IR[10:6]IR[5:0]左移2位擴展為32位，送ALU的ALU.B端；行字節(jié)或半字節(jié)移動；指令ll的執(zhí)行鏈路為：ALU.outALU.ALU.outALU.OutALU.B.ALU.B. (5)結(jié)合指令鏈路，分析說明存指令sh、sc的執(zhí)行過程。答：指令sh的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rt寄存器地址IR[20:16]送寄存器堆的寫數(shù)據(jù)寄存器地址Reg.Rreg2，IR[15:0]BFrt寄存器數(shù)據(jù)Reg.Rdata2送寄存器B。寄存器B送移動字節(jié)字寄存器SBW的數(shù)據(jù)端，IR[1:0]送SBW控制端，按指令執(zhí)行字節(jié)或半字節(jié)移動；指令sh的指令鏈路為：IRIR0:16]BALU.outBALU.outALU.OutSLS~2ALU.BIR10:6]IR[5:0]指令sc的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rt寄存器地址IR[20:16]送寄存器堆的寫數(shù)據(jù)寄存器地址Reg.Rreg2，IR[15:0]BFrt寄存器數(shù)據(jù)Reg.Rdata2送寄存器B。寄存器B送移動字節(jié)字寄存器SBW的數(shù)據(jù)端，IR[1:0]送SBW控制端，按指令執(zhí)行字節(jié)或半字節(jié)移動；指令sc的指令鏈路為：IRIR0:16]BALU.outBALU.outALU.OutSLS~2ALU.BIR10:6]IR[5:0].專業(yè).專注. (6)結(jié)合指令鏈路，分析說明跳轉(zhuǎn)指令jal、jr的執(zhí)行過程。答：指令jal的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.寄存器IR[25:0]擴展為32位再左移2位，送指令計數(shù)器PC。指令jal指令鏈路為：IR[31:26]IR[25:21]Mem.IRIR[20:16]IR10:6]IR[5:0]指令jr的執(zhí)行過程分析：A.PC程序計數(shù)器將執(zhí)行指令的地址送Mem存儲器；B.Mem存儲器將指令取出送IR指令寄存器；C.rs寄存器地址IR[25:0]送寄存器堆的讀數(shù)據(jù)寄存器地址Reg.RReg1；D.rs寄存器數(shù)據(jù)Reg.Rdata2送寄存器IR；E.寄存器IR[25:0]擴展為32位再左移2位，送指令計數(shù)器PC。指令jal指令鏈路為：IRIRIR10:6]IR[5:0].專業(yè).專注. 實驗2-2數(shù)據(jù)通路預習題(1)不同類型的指令在數(shù)據(jù)通路中的執(zhí)行過程有什么共性？答：分析算術(shù)邏輯指令、存儲訪問指令、及分支指令，可以發(fā)現(xiàn)指令的實現(xiàn)過程大致相同，而與具體的指令類型無關(guān)。每條指令執(zhí)行的前面兩個步驟都是一樣的：1.根據(jù)程序計數(shù)器PC從內(nèi)存中取出指令，PC指向存放該指令的地址；2.通過指令字段的內(nèi)容，選擇讀取一個或兩個寄存器。對于取字指令，只需讀取一個寄存器，而其他大多數(shù)指令則要求讀取兩個寄存器。對于所有指令，也有一定的共性。例如：所有類型的指令在讀取寄存器后，都要使用行比較。算術(shù)邏輯指令用來執(zhí)行計算，分支指令用ALU進行比較。(3)什么是組合邏輯單元？什么是時序邏輯單元？mips-c處理器中哪些部件是組合邏輯單答：在組合邏輯電路中，任何時刻的輸出僅僅決定于當時的輸入信號，這是組合邏輯電路在功能上的共同特點。組合邏輯電路由邏輯門電路組成，電路內(nèi)部不存在反饋電路和存儲電路。時序邏輯電路由組合邏輯電路和存儲電路兩部分組成。存儲電路由觸發(fā)器構(gòu)成，是時序邏輯電路中不可缺少的部分，存儲電路的部分輸出反饋到組合邏輯電路的輸入端。電路結(jié)構(gòu)決定了時序邏輯的特點，即任一時刻的輸出信號不僅取決于當時的輸入信號，而且還取決于電路原來狀態(tài)。展單元，算術(shù)運算器，移位單元，乘法單元，多路選擇器等；是時序邏輯單元的有：寄存器堆，存儲器等。(4)根據(jù)附錄1，設(shè)計mips全指令集的完整數(shù)據(jù)通路。.專業(yè).專注..word可編輯.答：思考題(1)繪制取指數(shù)據(jù)通路的實際仿真波形，并對照波形分析其工作過程。答：取指指令首先需要的基本部件是一個存儲程序指令的地方：一個存儲單元用來存儲程序的指令，并根據(jù)所給地址提供指令。其次，當前指令的地址也必須存放在一個狀態(tài)單元中，即：程序計數(shù)器。最后，需要一個加法器增加PC的值以指向下條指令的地址。這。ipsCPCsource即總是選擇PC=PC+4得到的下一條的指令地址；PCWrite總是處于高電平，使得下一條讀取指令，故處于讀取狀態(tài)；PC則是從程序計數(shù)器中讀出的下一條指令的地址，每條指令的地址都是在上一條指令的地址基礎(chǔ)上加4。.專業(yè).專注..word可編輯.(2)繪制R型指令數(shù)據(jù)通路的實際仿真波形，并對照波形分析其工作過程。答：R型指令類型為add&t1,$t2,$t3,它將讀$t2和$t3，并將結(jié)果寫到$t1。由于R型指令有3個寄存器操作數(shù)，對每條指令，都要從寄存器堆讀出兩個數(shù)據(jù)字，再寫入一個數(shù)據(jù)。為從寄存器中讀出一個數(shù)據(jù)字，寄存器堆需要一個輸入信號指定要讀的寄存器號和輸出信號指示從寄存器堆讀出的結(jié)果。為寫一個數(shù)據(jù)字，寄存器堆要有兩個輸入：一個指定要寫的寄存器號，另一個提供要寫的數(shù)據(jù)。寄存器堆總是根據(jù)輸入的寄存器序號輸出相應(yīng)的寄存器內(nèi)容，而寫操作由寫控制信號控制，在寫操作發(fā)生的時鐘邊沿，寫控制信號必須是已有效的。e(3)繪制存取指令數(shù)據(jù)通路的實際仿真波形，并對照波形分析其工作過程。答：取字和存字，其形式為：lw$t1,offset_value($t2或)sw$t1,offset_value($t2)。在這類指令中，通過將基址寄存器$t2的內(nèi)容與指令中的16位有符號偏移字段相加，得到存儲地址。如果是存儲指令，要從寄存器堆中的$t1中讀出要存儲的數(shù)據(jù)；如果是取數(shù)指令，，則要將存儲器中取出的數(shù)存入寄存器堆中指定的寄存器$t1中。.專業(yè).專注..word可編輯.的數(shù)據(jù)寫入存儲器中(用WData模擬存儲器的數(shù)據(jù)輸入端)，把#2寄存器的數(shù)據(jù)作為基位立即數(shù)3333H相加，求得存儲器的地址(用Address模擬存儲器的寫入地址端)。(4)繪制分支指令數(shù)據(jù)通路的實際仿真波形，并對照波形分析其工作過程。答：bep指令有3個操作數(shù)，其中2個為寄存器，用于比較是否相等，另一個是16位偏移量，用以計算相對于分支指令地址的分支目標地址，指令格式為beq$t1,$t2,offset。要實現(xiàn)這條指令必須計算分支目標地址，這是通過把指令的符號擴展偏移字段加到PC完成的。較#2寄存器和#6寄存器里的數(shù)據(jù)，結(jié)果相等，ALU_Zero輸出高電平，取PC值 從pc_out輸出。(5)繪制跳轉(zhuǎn)指令數(shù)據(jù)通路的實際仿真波形，并對照波形分析其工作過程。答：通過組件J對IR[25..0]進行長度擴展及移位，并輸出JPC，將生成的JPC地址寫入到PC中。(6)繪制I型指令數(shù)據(jù)通路的實際仿真波形，并對照波形分析其工作過程。.專業(yè).專注..word可編輯.答：取RegFile[01000中]的數(shù)與立即數(shù)003H相加，結(jié)果通過DataALU觀察。第三階段，運算結(jié)果00010003，寫入RegFile[00000]中，并通過Data觀察。(7)繪制mips-c完整數(shù)據(jù)通路仿真波形，并對照波形分析其工作過程。答：取RegFile[01000中]的數(shù)與立即數(shù)003H相加，結(jié)果通過ALU_out觀察。第三階段，運eALUout.專業(yè).專注. 預習題(1)單周期方式和多周期方式有什么差別？單周期實現(xiàn)方式是否可行？為什么不使用單周答：單周期方式是指一條指令的執(zhí)行在一個處理器周期內(nèi)完成，而多周期方式指將一條指令的執(zhí)行分解為一系列步驟，每一步驟在一個周期內(nèi)完成。單周期實現(xiàn)方式是可行的。雖然單周期設(shè)計也可以正確地運作，但它的效率太低。在單周期設(shè)計中，時鐘周期對所有指令等長，即CPI為1。當然，時鐘周期要由計算機中可能的最長路徑?jīng)Q定。這條路徑幾乎肯定是一條取數(shù)指令，它順序使用5個功能單元：指的總體性能并不見得很好，因為某些指令類型本來可在更短時鐘周期完成。(2)在對控制器狀態(tài)機的各種狀態(tài)進行編碼時，對于19個狀態(tài)，我們用了19位的二進制數(shù)答：多周期控制器的完整狀態(tài)機共有19個不同的狀態(tài)，不同類型的指令在統(tǒng)一執(zhí)行階段可能有不同的狀態(tài)，所以我們用19位的二進制數(shù)來編碼，作為控制器識別特定狀態(tài)的標識，可以準確地表示每條指令。(3)補充完整：狀態(tài)機信號使能表、常量定義及輸出信號邏輯布爾表達式。狀態(tài)機信號使能表：.專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. .專業(yè).專注. (4)根據(jù)附錄1，設(shè)計多周期控制器并給出完整的verilogHDL代碼。答：rflow,CP0_rs,Branch_al,.專業(yè).專注. IRWrite,IorD,CPSrcException,state,);input[31:26]IR;wire[5:0]opcode;input[25:21]CP0_rs;//IR[25:21]toidentifyCP0instrucionsinput[20:16]Branch_al;//IR[20:16]toidentifybgezal&&bltzalinput[5:0]Func;tPCWriteoutput[3:0]BE;outputIRWrite;eoutput[1:0]RegDst;output[1:0]RFSource;output[1:0]ALUSrcB;output[1:0]ALUOutSrc;outputCP0Src;output[2:0]PCSource;tputSHTOp.專業(yè).專注. output[4:0]ExCode;output[31:0]state;`define`define`define`define`define`define`define`define`define`define`define`define`define`define0`define1`define`define`define`define`define`define`define`define0`define1`define`define`define`define`define0`define1`define`define`define`define0`define1`define`define`define`define`define`define.專業(yè).專注. `define`define`define`define`define0`define1`define1`define0`define`define`define`defineofeachstate`define//取指`define//譯碼`define//存儲計算地址`define//讀存儲`define//寫存儲`define//回寫`define//執(zhí)行R指令`define//執(zhí)行I指令`define//執(zhí)行CP0指令`define//R指令完成`define//I指令完成`define//分支指令完成`define/跳/轉(zhuǎn)指令完成`define//mtc0指令完成`define//指令異常`define//SystemCall異常`define//Break異常`define//外部中斷`define//算術(shù)異常//stateofthestatemathinereg[18:0]state;wireis_sl,is_r,is_i,is_cp0,is_branch,is_j,is_ex;assignis_sl=IR[31]&!IR[30]&!IR[29];assignis_r=!IR[31]&!IR[30]&!IR[29]&!IR[28]&!IR[27]&!IR[26];assignis_i=!IR[31]&!IR[30]&IR[29];assignis_cp0=!IR[31]&IR[30]&!IR[29];assignis_branch=IR[31]&IR[30]&!IR[29];.專業(yè).專注. assignis_jlassignis_escFunc[1]&!Func[0];assignis_ebpFunc[0];assignis_nop=IR[31]&!IR[30]&IR[29];//perhapsthereisaIRIRIR29]&IR[28]&IR[27]&IR[26]&=!(IR[31:29]||Func);//forSTATE_Rwireis_mf;//mfhiis010101mflois010110assignnc[0]));if(Reset)elsecase(state)begin//fetchinsif(is_sl)Calculateelseif(is_r)elseif(is_branch)elseif(is_jl)elseif(is_i)elseif(is_cp0)//Rtype,changetoExecute//Branchtype,changetoBranch//Jtype,changetoJumpEnd//Itype,changetoImmALU.專業(yè).專注. elseif(is_esc)elseif(is_ebp)elseif(is_nop)elsestate<=`STATE_EI;if(IR[28]&&IR[27:26])//syscall//break//other//loadinstructionelse//saveinstructionelsebegin//writeelsebegin//Rtypeelse`STATE_I://Itypeif(CP0_rs[25]&&!CP0_rs[24:21])//eret.專業(yè).專注. elseif(!CP0_rs[22:21]&&!CP0_rs[25:24]&&CP0_rs[23])elseif(ExtInt&&IE)elsebegin//Rfinishedelseif(ExtInt&&IE)elsebegin//Ifinishedelseif(ExtInt&&IE)elseif(ExtInt&&IE)elseif(ExtInt&&IE)elseif(ExtInt&&IE).專業(yè).專注. elsedefault:state<=`STATE_IR;assignis_Branch_al1=!(Branch_al[16]||Branch_al[17]||Branch_al[18]||Branch_al[19]||Branch_al[20]);assignis_Branch_al2=(!(Branch_al[17]||Branch_al[18]||Branch_al[19]||Branch_al[20]))&&Branch_al[16];assignis_CP0_rs1=!(CP0_rs[25]||CP0_rs[24]||CP0_rs[23]||CP0_rs[22]||CP0_rs[21]);assignis_CP0_rs2=(!(CP0_rs[25]||CP0_rs[24]))&&CP0_rs[23]&&(!(CP0_rs[22]||CP0_rs[21]));assign