數(shù)字系統(tǒng)分析第四部分

數(shù)字系統(tǒng)分析第四部分第一頁，共一百零八頁，編輯于2023年，星期日二、原理圖輸入法主要內(nèi)容：三、文本輸入法一、QuartusII

概述第二頁，共一百零八頁，編輯于2023年，星期日1、QuartusII介紹一、QuartusII概述QuartusII是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。第三頁，共一百零八頁，編輯于2023年，星期日2、QuartusII的功能特點☆界面開放：

QuartusII是Altera公司的EDA軟件，但它可以與其它工業(yè)標(biāo)準(zhǔn)的設(shè)計輸入、綜合與校驗工具相連接☆與結(jié)構(gòu)無關(guān)：

QuartusII系統(tǒng)的核心Compiler支持Altera公司的可編程邏輯器件系列，提供了與結(jié)構(gòu)無關(guān)的可編程邏輯環(huán)境。☆豐富的設(shè)計庫：

QuartusII提供豐富的庫單元供設(shè)計者調(diào)用，其中包括74系列的全部器件和其它多種邏輯功能部件，調(diào)用庫元件進(jìn)行設(shè)計，可以大大減輕設(shè)計人員的工作量，縮短設(shè)計周期。☆硬件描述語言：

QuartusII軟件支持各種HDL設(shè)計輸入選項，包括VHDL、VerilogHDL和Altera公司的AHDL。☆完全集成化：內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。第四頁，共一百零八頁，編輯于2023年，星期日3、QuartusII的安裝（一）運行安裝程序（可執(zhí)行文件）

（二）破解文件

（三）認(rèn)證第五頁，共一百零八頁，編輯于2023年，星期日（1）雙擊運行QuartusII8.0文件夾下的文件QuartusII8.0.exe，選擇Full/Custom/FLEXlmServer（或BASELINE/E+MAX）選項開始進(jìn)行安裝窗口（一）運行安裝程序第六頁，共一百零八頁，編輯于2023年，星期日（2）進(jìn)入WebEditionSetup窗口，點選Next第七頁，共一百零八頁，編輯于2023年，星期日（3）進(jìn)入QuartusIILicenseAgreement窗口，點選Iacceptitemofthelicenceagreenment，點選Next。第八頁，共一百零八頁，編輯于2023年，星期日（4）進(jìn)入CustomerInformation窗口，輸入名字及公司后，點選Next第九頁，共一百零八頁，編輯于2023年，星期日（5）進(jìn)入ChooseDestinationLocation窗口，點擊Browse可以更改路徑，改好路徑后，點選Next第十頁，共一百零八頁，編輯于2023年，星期日（6）進(jìn)入SelectProgramFolder窗口，點選Next第十一頁，共一百零八頁，編輯于2023年，星期日（7）進(jìn)入SetupType窗口，選擇complete，點選Next第十二頁，共一百零八頁，編輯于2023年，星期日（8）進(jìn)入StarCopyingFiles窗口，點選Next第十三頁，共一百零八頁，編輯于2023年，星期日（9）進(jìn)入安裝窗口，這需要較長時間的等待，如圖所示。第十四頁，共一百零八頁，編輯于2023年，星期日(10)安裝完畢后進(jìn)入如下圖窗口，請點選Yes，第十五頁，共一百零八頁，編輯于2023年，星期日（二）破解文件1.將crack/bin/sys_cpt.dll拷貝至C:\altera\80\quartus\bin\下；2.將crack/license.DAT拷貝至C:\altera\80\下；3.查找網(wǎng)卡物理地址，點擊運行，輸入cmd，打開操作臺，輸入命令行

ipconfig/all4.找到以太網(wǎng)適配器本地連接，下面有物理地址，輸入時取消dash(-)，只包含字符和數(shù)字5.用記事本打開C:\altera\80\license.DAT，將HOSTID=xxxxxxxxxxxx，改成你的網(wǎng)卡物理地址，修改后保存。第十六頁，共一百零八頁，編輯于2023年，星期日（三）認(rèn)證（1）.雙擊QuartusII8.0桌面快捷方式進(jìn)入QuartusII界面，如下圖第十七頁，共一百零八頁，編輯于2023年，星期日（2）.點擊菜單欄中的Tools,選擇Lisencesetup,如下所示。第十八頁，共一百零八頁，編輯于2023年，星期日（3）點擊…,選擇安裝路徑中的Lisence.DAT文件，如下所示。點擊此處選擇安裝路徑中的文件第十九頁，共一百零八頁，編輯于2023年，星期日（4）找到Lisence.DAT文件，點擊打開，如下所示。點擊此按鈕選擇好文件第二十頁，共一百零八頁，編輯于2023年，星期日（5）點擊OK，如下所示。安裝完畢，可以使用了！

第二十一頁，共一百零八頁，編輯于2023年，星期日（一）設(shè)計輸入（二）設(shè)計編譯（三）設(shè)計仿真（四）編程下載（五）在線測試修改設(shè)計二、原理圖輸入法一般流程：綜合、適配第二十二頁，共一百零八頁，編輯于2023年，星期日用圖形輸入方式設(shè)計的流程1.建立設(shè)計項目并命名2.在圖形編輯器中創(chuàng)建圖形設(shè)計文件（1）輸入元件（3）連線、命名引線（2）命名引腳修改設(shè)計4.保存文件（一）設(shè)計輸入3.畫原理圖5.編譯文件第二十三頁，共一百零八頁，編輯于2023年，星期日1、為本設(shè)計項目建立文件夾不要直接將文件存放于根目錄下，建立文件夾。注意：新建文件夾要保證設(shè)計項目中的所有文件均在此目錄中。注意：第二十四頁，共一百零八頁，編輯于2023年，星期日（1）打開QUARTUSII2、在圖形編輯器中創(chuàng)建圖形設(shè)計文件工具按鈕層次結(jié)構(gòu)顯示信息提示窗口工作區(qū)菜單欄標(biāo)題欄第二十五頁，共一百零八頁，編輯于2023年，星期日（2）新建一個項目(工程）點擊，新建一個項目點擊OK第二十六頁，共一百零八頁，編輯于2023年，星期日點擊項目的存放路徑點擊第二十七頁，共一百零八頁，編輯于2023年，星期日項目的名稱頂層設(shè)計實體名稱

頂層設(shè)計實體名稱與項目名稱一致

點擊第二十八頁，共一百零八頁，編輯于2023年，星期日可以在File空白處選擇添入已存在的設(shè)計文件加入到這個工程中用UserLibraryPathnames按鈕把用戶自定義的庫函數(shù)加入到工程中新建文件直接按Next按鈕第二十九頁，共一百零八頁，編輯于2023年，星期日選擇器件的系列引腳數(shù)目速度級別選擇可編程邏輯器件對話框選擇此器件選好后點擊Next第三十頁，共一百零八頁，編輯于2023年，星期日詢問是否選擇其他EDA工具，一般不需要選擇其他的EDA工具，因此直接選擇Next第三十一頁，共一百零八頁，編輯于2023年，星期日顯示由新建工程指南建立的工程文件摘要，在界面頂部標(biāo)題欄將顯示工程名稱和存儲路徑,點擊Finish。第三十二頁，共一百零八頁，編輯于2023年，星期日標(biāo)題欄將顯示工程名稱和存儲路徑,文件名第三十三頁，共一百零八頁，編輯于2023年，星期日（3）新建一個圖形文件新建一個設(shè)計文件File/new使用原理圖輸入方法設(shè)計必須選擇“原理圖編輯器”點擊點擊OK第三十四頁，共一百零八頁，編輯于2023年，星期日第三十五頁，共一百零八頁，編輯于2023年，星期日快捷鍵及繪圖工具說明第三十六頁，共一百零八頁，編輯于2023年，星期日選擇工具：①點擊某個符號激活，可以移動、復(fù)制、剪切等操作；②鼠標(biāo)移動到某個符號的輸入、輸出位置，可以畫電氣連線③在其它狀態(tài)下可以返回到默認(rèn)工具（點擊ESC）文本輸入選擇：①在圖中輸入文本；②輸入網(wǎng)絡(luò)標(biāo)號。畫線工具：三種線在電氣上是連接的。第三十七頁，共一百零八頁，編輯于2023年，星期日例1：用原理圖輸入法設(shè)計兩個一位二進(jìn)制數(shù)的數(shù)值比較器3、畫原理圖第三十八頁，共一百零八頁，編輯于2023年，星期日（1）在設(shè)計文件中輸入元件需要and2(兩輸入與門)、nor2(兩輸入或非門)、not（非門）三種邏輯門電路和input（輸入端口）、output（輸出端口）端口元件方法一：雙擊鼠標(biāo)的左鍵，將彈出Symbol對話框第三十九頁，共一百零八頁，編輯于2023年，星期日電源、地基本的邏輯電路元件庫管腳元件庫第四十頁，共一百零八頁，編輯于2023年，星期日單擊此處單擊此處第四十一頁，共一百零八頁，編輯于2023年，星期日方法二：點擊工具欄的符號庫，也彈出Symbol對話框單擊此處單擊此處第四十二頁，共一百零八頁，編輯于2023年，星期日方法三：點擊菜單Edit/Insert-Symbol，彈出Symbol對話框。單擊此處單擊此處第四十三頁，共一百零八頁，編輯于2023年，星期日在Name中輸入and2同樣可以加入nor2、not、input、output

點擊OK方法四：在繪圖區(qū)空白單擊鼠標(biāo)右鍵，在彈出的選擇對話框中選擇Insert-Symbol，也彈出對話框?；蛘咴谠炖镎逸斎朐煞N方法：第四十四頁，共一百零八頁，編輯于2023年，星期日第四十五頁，共一百零八頁，編輯于2023年，星期日對input、output，鼠標(biāo)左鍵快速雙擊PIN_NAME，出現(xiàn)下面對話框，（2）為輸入輸出元件引腳命名輸入你要改的名字，如A、B、y0、y1、y2；第四十六頁，共一百零八頁，編輯于2023年，星期日第四十七頁，共一百零八頁，編輯于2023年，星期日對input、output，鼠標(biāo)左鍵慢速雙擊PIN_NAME，那么PIN_NAME被選中，并且變黑，然后輸入你要改的名字，如A、B、y0、y1、y2；（2）為輸入輸出元件引腳命名第四十八頁，共一百零八頁，編輯于2023年，星期日

把元件拖動到合適位置，將光標(biāo)放到元件的引線出，可以發(fā)現(xiàn)光標(biāo)變?yōu)槭中?，此時按住左鍵就可以進(jìn)行連線。最后的電路圖如下圖:（3）連線第四十九頁，共一百零八頁，編輯于2023年，星期日單個信號線：選中需命名的引線，輸入名字?？偩€：可采用單線命名方法，也可用A[n-1..0]表示。網(wǎng)絡(luò)標(biāo)號是由字符或字符串組成的代表節(jié)點的一組符號，在電路中相同的網(wǎng)絡(luò)標(biāo)號在電氣上是連接的。（4）為引線命名第五十頁，共一百零八頁，編輯于2023年，星期日4、保存設(shè)計文件點擊這里文件名取為：zhanglaoshi.bdf注意：要存在自己立的文件夾中注意選擇存放位置第五十一頁，共一百零八頁，編輯于2023年，星期日標(biāo)題條將顯示新的項目名字第五十二頁，共一百零八頁，編輯于2023年，星期日5、編譯設(shè)計文件（檢查設(shè)計）有3種方法啟動編譯器123第五十三頁，共一百零八頁，編輯于2023年，星期日第五十四頁，共一百零八頁，編輯于2023年，星期日生成圖元選擇如圖中“File”菜單的“Create”項，將當(dāng)前文件變成了一個包裝好的單一元件(Symbol)，并被放置在工程路徑指定的目錄中以備后用。第五十五頁，共一百零八頁，編輯于2023年，星期日例2：半

加器

只求本位和，不考慮低位的進(jìn)位。實現(xiàn)半加操作的電路叫做半加器。C=ABA、B為兩個加數(shù)C為向高位的進(jìn)位S為半加和狀態(tài)表ABC0000101011S010110將所需元件全部調(diào)入原理圖編輯窗口第五十六頁，共一百零八頁，編輯于2023年，星期日半加器需要兩個輸入端、一個與門、一個異或門、兩個輸出端。第五十七頁，共一百零八頁，編輯于2023年，星期日連接好的原理圖將他們連接成半加器存盤文件名取為：adder.bdf生成圖元第五十八頁，共一百零八頁，編輯于2023年，星期日

被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱為“全加”，實現(xiàn)全加操作的電路叫做全加器。Ci-1：來自低位的進(jìn)位Ci：向高位的進(jìn)位例3：全

加器半加器半加器AiBiCi-1CiSiAiBi>1AiBiCi-1Si00000001101110001111010010111011狀態(tài)表Ci01111000AiBiCi-1(AiBi)第五十九頁，共一百零八頁，編輯于2023年，星期日(1)打開一個新的原理圖編輯窗口第六十頁，共一百零八頁，編輯于2023年，星期日(2)完成全加器原理圖設(shè)計，并以文件名fulladder.bdf存在同一目錄中。(3)將當(dāng)前文件設(shè)置成Project(4)保存文件(5)生成圖元第六十一頁，共一百零八頁，編輯于2023年，星期日（二）設(shè)計編譯指定所用芯片型號分三步完成給芯片分配引腳運行編譯器編譯器（Complier）—完成錯誤檢查、網(wǎng)表提取、邏輯綜合、器件適配、產(chǎn)生仿真文件和編程配置文件。第六十二頁，共一百零八頁，編輯于2023年，星期日打開已輸入文件：第六十三頁，共一百零八頁，編輯于2023年，星期日步驟1、指定所用芯片的型號首先選擇這里三大基本步驟器件系列選擇窗選擇CycloneIII系列注意選324及8目標(biāo)器件型號為EP3C25F324C8然后選擇這里第六十四頁，共一百零八頁，編輯于2023年，星期日

所謂引腳分配，也就是把所設(shè)計電路的I/O端口如A，B，SO、CO指定到芯片對應(yīng)的管腳上；引腳分配有自動和手動兩種方式，自動方式由軟件自動完成引腳分配，手動方式則由用戶完成引腳分配。步驟2、指定芯片的引腳(即進(jìn)行引腳分配)：

※自動分配管腳操作簡單，但由于自動分配管腳的任意性，會給用戶在連線和驗證設(shè)計時帶來很多不便，所以建議使用手動方式分配管腳。第六十五頁，共一百零八頁，編輯于2023年，星期日首先選擇這里這里有所定義的端口列表然后選擇這里這里分配引腳手動方式(1):由菜單完成引腳分配第六十六頁，共一百零八頁，編輯于2023年，星期日第六十七頁，共一百零八頁，編輯于2023年，星期日手動方式(2):由平面布局完成引腳分配點擊這里這里輸入引腳或選擇引腳第六十八頁，共一百零八頁，編輯于2023年，星期日由平面布局完成引腳分配雙擊需要的引腳點擊這里選擇要分配的變量點擊這里選擇引腳類型點擊這里第六十九頁，共一百零八頁，編輯于2023年，星期日每個引腳都按此方法分配顯示所分配的引腳鼠標(biāo)放在此處會有變量信息第七十頁，共一百零八頁，編輯于2023年，星期日完成綜合及適配功能123步驟3、編譯第七十一頁，共一百零八頁，編輯于2023年，星期日完成編譯若電路中有錯，則顯示出錯提示。若電路無錯，則編譯通過。第七十二頁，共一百零八頁，編輯于2023年，星期日查看輸出信號對輸入信號延時時間報告點擊這里查看延時時間第七十三頁，共一百零八頁，編輯于2023年，星期日（三）設(shè)計仿真仿真器（Simulator）步驟1、建立波形輸入文件四大基本步驟步驟3：編輯輸入節(jié)點波形步驟2：仿真前設(shè)置步驟4：仿真第七十四頁，共一百零八頁，編輯于2023年，星期日執(zhí)行File/New…命令選擇VectorWaveformFile（波形文件）步驟1、建立波形輸入文件第七十五頁，共一百零八頁，編輯于2023年，星期日波形編輯器窗口：單擊右健單擊右健添加端口名稱選擇此項點擊這里第七十六頁，共一百零八頁，編輯于2023年，星期日單擊右健點擊“列表”點擊這里點擊OK點擊OK第七十七頁，共一百零八頁，編輯于2023年，星期日建立的波形文件第七十八頁，共一百零八頁，編輯于2023年，星期日（1）功能仿真時序仿真功能仿真時序仿真點擊這里步驟2：仿真前的設(shè)置第七十九頁，共一百零八頁，編輯于2023年，星期日（2）仿真波形設(shè)置

執(zhí)行Edit/GridSize…命令，設(shè)置合適的柵格時間（10ns等）在波形仿真之前要設(shè)置合理的結(jié)束時間和每個柵格的時間第八十頁，共一百零八頁，編輯于2023年，星期日執(zhí)行Edit/EndTime…命令，設(shè)置合適的仿真結(jié)束時間（1us等）在菜單View中選擇SnaptoGrid（捕捉到網(wǎng)格)第八十一頁，共一百零八頁，編輯于2023年，星期日步驟3：編輯輸入節(jié)點波形在下圖所示的界面中對輸入節(jié)點波形進(jìn)行編輯為輸入節(jié)點添加波形

第八十二頁，共一百零八頁，編輯于2023年，星期日先用鼠標(biāo)左鍵單擊并拖動鼠標(biāo)選擇要設(shè)置的區(qū)域，單擊工具箱中按鈕ForcingHigh(1)，則該區(qū)域變?yōu)楦唠娖健螕艄ぞ呦渲邪粹oForcingLow(0),則該區(qū)域變?yōu)楦唠娖?。還可以點上變量后單擊鼠標(biāo)左鍵選中該變量，然后單擊工具箱中按鈕OverwriteClock,輸入變量為時鐘形式的高低電平。設(shè)置輸入信號后保存文件，文件名默認(rèn)，后綴名為.vwf。第八十三頁，共一百零八頁，編輯于2023年，星期日步驟4：仿真執(zhí)行Processing/GenerateFunctionalsimulationNetlist命令，產(chǎn)生網(wǎng)表文件點此處點此處第八十四頁，共一百零八頁，編輯于2023年，星期日點此處開始仿真執(zhí)行Processing/Startsimulation命令，進(jìn)行仿真，或點此處開始仿真第八十五頁，共一百零八頁，編輯于2023年，星期日點此處查看仿真結(jié)果仿真成功！點此處確定第八十六頁，共一百零八頁，編輯于2023年，星期日查看仿真結(jié)果：第八十七頁，共一百零八頁，編輯于2023年，星期日

生成元件符號

執(zhí)行File/Create/Update/CreateSymbolFileforCurrentFile命令將本設(shè)計電路封裝成一個元件符號，供以后在原理圖編輯器下進(jìn)行層次設(shè)計時調(diào)用生成的符號存放在本工程目錄下，文件名zhanglaoshi，文件后綴名.bsf第八十八頁，共一百零八頁，編輯于2023年，星期日

本設(shè)計的文件夾中的所有文件

第八十九頁，共一百零八頁，編輯于2023年，星期日（四）編程下載步驟1：用專用連接線將計算機USB口與下載箱相連，打開實驗箱電源；連接所設(shè)計的I/O線等硬件步驟2：選擇QuartusⅡ主窗口的Tools/Programmer命令或點擊進(jìn)入器件編程和配置對話框。第九十頁，共一百零八頁，編輯于2023年，星期日點此處如果此對話框中為“NoHardware”進(jìn)入HardwareSetup對話框

點此處點此處JTAG第九十一頁，共一百零八頁，編輯于2023年，星期日選中zhanglaoshi.sof文件后的Program/Configure選項Process進(jìn)度條中顯示編程進(jìn)度步驟3：下載單擊

添加相應(yīng)的zhanglaoshi.sof編程文件

編程下載完成后就可以進(jìn)行目標(biāo)芯片的硬件驗證了。點擊這兩步一般不用做！第九十二頁，共一百零八頁，編輯于2023年，星期日系統(tǒng)測試第九十三頁，共一百零八頁，編輯于2023年，星期日演示：第九十四頁，共一百零八頁，編輯于2023年，星期日關(guān)于原理圖輸入方式的補充說明：圖元節(jié)點名稱節(jié)點總線總線名稱※原理圖的基本組成元素包括：圖元、節(jié)點和總線第九十五頁，共一百零八頁，編輯于2023年，星期日有關(guān)“總線”的幾點說明：

1、總線與節(jié)點一樣，在原理圖中也是用于連接圖元的。在圖形編輯器顯示的原理圖中，總線與節(jié)點的區(qū)別在于所用的線的類型不同，總線用的是粗線“”，而節(jié)點用的是細(xì)線“”。

2、一條總線代表很多節(jié)點的組合，可以同時傳送多路信號，最少代表２個節(jié)點的組合，最多則可代表256個節(jié)點。

3、總線的命名：在總線名稱后面加上［m..n］（m,n必須為整數(shù)，大小不分先后），表示一條總線內(nèi)所含有的節(jié)點編號。如：z[３..0](或z[0..3]):代表４條節(jié)點，分別是：Z[3]、Z[2]、Z[1]、Z[0]

4、在添加總線名稱（節(jié)點名稱）時，應(yīng)確?？偩€名稱（節(jié)點名稱）與對應(yīng)的總線是相關(guān)聯(lián)的。單擊總線，如果總線和總線名稱周圍的方框同時變成紅色，則表示已關(guān)聯(lián)。

5、定義了總線，并不意味著在分配引腳時，只有一個端口出去，實際仍然是一個端口一個引腳。

第九十六頁，共一百零八頁，編輯于2023年，星期日三、文本輸入方式QUARTUSII支持的文本輸入方式有：VHDL、VerilogHDL、AHDL三種硬件描述語言。.v

：是VerilogHDL設(shè)計輸入文件.vhd:是VHDL設(shè)計輸入文件.tdf:是AHDL設(shè)計輸入文件.vo:編譯后產(chǎn)生的VerilogHDL輸出文件,此文件可以導(dǎo)出導(dǎo)符合工業(yè)標(biāo)準(zhǔn)的仿真器中進(jìn)行仿真。.vho:是VHDL輸出文件tdo:是AHDL輸出文件第九十七頁，共一百零八頁，編輯于2023年，星期日設(shè)計步驟（一）設(shè)計輸入（二）設(shè)計編譯（三）設(shè)計仿真（四）編程下載（五）在線測試修改設(shè)計第九十八頁，共一百零八頁，編輯于2023年，星期日（一）設(shè)計輸入(1)新建一個工程利用QuartusII提供的新建工程指南建立一個工程項目，同原理圖法新建工程相同。(2)新建文本文件①建立文件：在菜單欄中選擇【File】/【New】命令彈出對話框新建文件對話框②建立文本文件在彈出新建文件對話框中選擇VerilogHDLFive出現(xiàn)編輯輸入文本的界面（3）輸入文本文件第九十九頁，共一百零八頁，編輯于2023年，星期日常用快捷鍵介紹查找替換增加縮進(jìn)減少縮進(jìn)增加/取消標(biāo)記切換指向下一個標(biāo)記指向上一個標(biāo)記清除所有標(biāo)記插入文本插入模板顯示/不顯示行號切換注釋選擇的文本取消注釋選擇的文本第一百頁，共一百零八頁，編輯于2023年，星期日（二）編譯設(shè)計文件：同原理圖法相同（三）設(shè)計仿真：同原理圖法相同生成符號：同原理圖法相同（四）編程下載文件：同原理圖法相同第一百零一頁，共一百零八頁，編輯于2023年，星期日舉例：moduleand2(a,b,c);inputa,b;outputc;assignc=a&b;endmodule第一百零二頁，