嵌入式系統(tǒng)與軟件2

嵌入式系統(tǒng)硬件1嵌入式硬件系統(tǒng)組成嵌入式系統(tǒng)的硬件是以嵌入式微處理器為核心主要由嵌入式微處理器、總線、存儲器、輸入/輸出接口和設(shè)備組成2嵌入式微處理器的體系結(jié)構(gòu)嵌入式微處理器體系結(jié)構(gòu)可采用馮?

諾依曼(VonNeumann)結(jié)構(gòu)或哈佛(Harvard)結(jié)構(gòu)馮?

諾依曼結(jié)構(gòu)：指令和數(shù)據(jù)存放在同一存儲器中，數(shù)據(jù)線與指令線分時復(fù)用，取指令和取數(shù)據(jù)不能同時進(jìn)行，速度受限。哈佛結(jié)構(gòu)：指令和數(shù)據(jù)存放在不同的存儲器中，指令計數(shù)器PC只指向指令存儲器，而不指向數(shù)據(jù)存儲器，數(shù)據(jù)線和指令線分離，因此取指和取數(shù)據(jù)可同時進(jìn)行，速度較快。3馮.諾依曼體系結(jié)構(gòu)處理器代碼區(qū)指令1指令2...數(shù)據(jù)區(qū)數(shù)據(jù)1數(shù)據(jù)2...地址總線指令、數(shù)據(jù)處理器指令1指令2...數(shù)據(jù)1數(shù)據(jù)2...地址總線程序存儲區(qū)數(shù)據(jù)存儲區(qū)指令地址總線數(shù)據(jù)哈佛體系結(jié)構(gòu)4嵌入式微處理器的指令系統(tǒng)指令系統(tǒng)可采用精簡指令集系統(tǒng)RISC或復(fù)雜指令集系統(tǒng)CISC5類別CISCRISC指令系統(tǒng)指令數(shù)量很多相對較少執(zhí)行時間有些指令執(zhí)行時間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€寄存器的內(nèi)容拷貝到存貯器多為單周期指令編碼長度編碼長度可變，1-15字節(jié)編碼長度固定，通常為4個字節(jié)尋址方式尋址方式多樣尋址方式較簡單操作可以對存儲器和寄存器進(jìn)行運(yùn)算和操作僅Load/Store指令可以對存儲器進(jìn)行操作，其余指令只能對寄存器進(jìn)行運(yùn)算和操作編譯難以用優(yōu)化編譯器生成高效的目標(biāo)代碼程序采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序6嵌入式微處理器經(jīng)過近20年的發(fā)展，嵌入式微處理器的集成度、主頻、位數(shù)都得到了提高

20世紀(jì)80年代中后期20世紀(jì)90年代初期20世紀(jì)90年代中后期21世紀(jì)初期制作工藝1-0.8m0.8-0.5m0.5–0.35m0.25-0.13m主頻<33MHz<100MHz<200MHz<600MHz晶體管個數(shù)>500K>2M>5M>22M位數(shù)8/16bit8/16/32bit8/16/32bit8/16/32/64bit7嵌入式微處理器分類按位數(shù)可分為4位、8位、16位、32位和64位。16位以下的嵌入式微處理器一般稱為嵌入式微控制器（MCU）。32位以上的稱為嵌入式微處理器。8嵌入式微處理器分類按用途來分，嵌入式微處理器可分為四種：嵌入式微處理器：由通用計算機(jī)的CPU演變而來，不同的是只保留了和嵌入式以后能夠用緊密相關(guān)的功能硬件，去除了其他冗余功能，并配上了必要的外圍擴(kuò)展電路，減小了體積和功耗。嵌入式微控制器：又稱單片機(jī)，一般以一種微處理器為核心，片內(nèi)集成了ROM、EPROM、RAM、總線、總線邏輯、定時器、計數(shù)器、I/O等。嵌入式DSP處理器：專用于數(shù)字信號處理，采用哈佛結(jié)構(gòu)，采用一系列措施保證數(shù)字信號的處理速度，如對FFT（快速傅立葉變換）的專門優(yōu)化。嵌入式片上系統(tǒng)SoC：又系統(tǒng)級芯片，在一個硅片上實(shí)現(xiàn)了一個更為復(fù)雜的計算機(jī)系統(tǒng)。9嵌入式微處理器的特點(diǎn)基礎(chǔ)是通用微處理器與通用微處理器相比其區(qū)別：體積小、重量輕、成本低、可靠性高功耗低工作溫度、抗電磁干擾、可靠性等方面增強(qiáng)10嵌入式微處理器的特點(diǎn)集成度高（HigherIntegration）嵌入式微處理器除了集成CPU核心、Cache、MMU、總線等部分外，還集成了各種外部接口和設(shè)備，如中斷控制器、DMA、定時器、UART(通用異步收發(fā)器，功能：將計算機(jī)內(nèi)部傳送的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流，而將外部送來的串行數(shù)據(jù)流轉(zhuǎn)換為字節(jié)，供計算機(jī)使用)等。這符合嵌入式系統(tǒng)的低成本和低功耗的需求，一塊單一的集成了大多數(shù)需要的功能塊的芯片價格更低，功耗更少。11集成度高（HigherIntegration）嵌入式微處理器是面向應(yīng)用的，其片內(nèi)所包含的組件的數(shù)目和種類是由它的市場定位決定的，在最普通的情況下，嵌入式微處理器包括:

片內(nèi)存儲器:大多數(shù)嵌入式微處理器都具有外部存儲器的控制器，外設(shè)接口(串/并口)LCD控制器:面向終端類應(yīng)用中斷控制器，DMA控制器，協(xié)處理器，定時器，A/D、D/A轉(zhuǎn)換器總線

多媒體加速器:當(dāng)高級圖形功能需要時嵌入式微處理器的特點(diǎn)12集成外圍邏輯芯片目前有兩種方式:

單芯片方式（SingleChip）：如44B0X是用于終端類應(yīng)用的芯片組方式（ChipSet）：由微處理器主芯片和一些從芯片組成。主芯片提供計算和基本外圍設(shè)備的控制功能，從芯片加入了新的接口(LCD控制器、紅外線接口、觸摸屏功能塊等)。嵌入式微處理器的特點(diǎn)13體系結(jié)構(gòu)(Architecture)算術(shù)格式（ArithmeticFormat）：大多數(shù)的嵌入式微處理器使用定點(diǎn)算法（fixed-pointarithmetic），這樣的芯片比浮點(diǎn)版本的芯片便宜。當(dāng)嵌入式系統(tǒng)中需要使用浮點(diǎn)運(yùn)算時，可采用軟件模擬的方式實(shí)現(xiàn)浮點(diǎn)運(yùn)算。嵌入式微處理器的特點(diǎn)14體系結(jié)構(gòu)(Architecture)功能單元（FunctionalUnits）:

大多數(shù)的嵌入式微處理器包括不只一個功能單元，典型的是包含一個ALU(算術(shù)邏輯單元，用來進(jìn)行算術(shù)或邏輯運(yùn)算以及位移循環(huán)等操作)、移位器和MAC（乘加運(yùn)算）處理器通常用一條指令完成乘法操作。流水線（Pipeline）:

現(xiàn)在某些嵌入式處理器中同樣采用了分支預(yù)測技術(shù)。嵌入式微處理器的特點(diǎn)15指令集(InstructionSet)為滿足應(yīng)用領(lǐng)域的需要，嵌入式微處理器的指令集一般要針對特定領(lǐng)域的應(yīng)用進(jìn)行剪裁和擴(kuò)充。許多嵌入式微處理器擴(kuò)展了特定領(lǐng)域的指令，如DSP指令集，這些指令主要有:乘加(MAC)操作:在一個周期中執(zhí)行了一次乘法運(yùn)算和一次加法運(yùn)算SIMD類操作：允許使用一條指令進(jìn)行多個并行數(shù)據(jù)流的計算多媒體加速指令:象素處理、多邊形、3D操作等指令嵌入式微處理器的特點(diǎn)16功耗和管理(PowerConsumptionandManagement)

在嵌入式系統(tǒng)中功耗是很重要的問題，須仔細(xì)考慮。大多數(shù)嵌入式系統(tǒng)有功耗的限制(特別是電池供電的系統(tǒng))，它們不支持使用風(fēng)扇和其他冷卻設(shè)備。嵌入式微處理器采用不同的技術(shù)來降低功耗:降低工作電壓：1.8v甚至更低提供不同的時鐘頻率：通過軟件設(shè)置關(guān)閉暫時不使用的功能塊提供功耗管理機(jī)制嵌入式微處理器的特點(diǎn)17具有功耗管理的處理器可以處于如下模式之一:

運(yùn)行模式（RunningMode）：處理器處于全速運(yùn)行狀態(tài)下。待命模式(StandbyMode)：處理器不執(zhí)行指令，所有存儲的信息是可用的，處理器能在幾個周期內(nèi)返回運(yùn)行模式。時鐘關(guān)閉模式（clock-offmode）：時鐘完全停止，要退出這個模式系統(tǒng)需要重新啟動。嵌入式微處理器的特點(diǎn)18影響功耗的其他因素還有:總線:特別是總線轉(zhuǎn)換器，可以采用特殊的技術(shù)使它的功耗最小存儲器的大小:如果使用DRAM，它需要不斷的刷新為了使功耗最小，總線和存儲器要保持在應(yīng)用系統(tǒng)可接受的最小規(guī)模。嵌入式微處理器的特點(diǎn)19成本(Cost)為降低價格，需要在嵌入式微處理器的設(shè)計中考慮不同的折衷方案。處理器的價格受如下因素影響:處理器的特點(diǎn)：功能塊的數(shù)目、總線類型等片上存儲器的大小芯片的引腳數(shù)和封裝形式：如PQFP(PlasticQuadFlatPackage)通常比BGA(BallGridArrayPackage)便宜。芯片大?。╠iesize）:取決于制造的工藝水平。嵌入式微處理器的特點(diǎn)20主流的嵌入式微處理器目前主流的嵌入式微處理器系列主要有ARM系列、MIPS系列、PowerPC系列、SuperH系列和X86系列等。屬于這些系列的嵌入式微處理器產(chǎn)品很多，有上千種以上。21EmbeddedRISCProcessorShipments

嵌入式RISC處理器付運(yùn)量Units(millions)單位：百萬Source:AndrewAllison,InsideTheNewComputerIndustry,January2001資料來源：AndrewAllison機(jī)構(gòu)2001年1月的報告《InsideTheNewComputerIndustry》22RISCCPU市場2000RISCTotalUnits539million2000年RISC總付運(yùn)量為5.39億ARM57.8%1999Source:AndrewAllison,InsideTheNewComputerIndustry,January2001資料來源：AndrewAllison機(jī)構(gòu)2001年1月的報告《InsideTheNewComputerIndustry》23嵌入式微處理器X86系列：主要由AMD，Intel，NS，ST等公司提供，如：Am186/88、Elan520、嵌入式K6，386EX、STPC等主要應(yīng)用在工業(yè)控制、通信等領(lǐng)域

國內(nèi)由于對X86體系比較熟悉，得到廣泛應(yīng)用，特別是嵌入式PC的應(yīng)用非常廣泛。24x86系列：比較25x86系列：比較（續(xù)）26嵌入式微處理器MPC/PPC系列：Motorola推出的MPC系列，如MPC8XXIBM推出PPC系列，如PPC4XX主要應(yīng)用在通信及消費(fèi)電子領(lǐng)域27ARM系列ARM(AdvancedRISCMachine)公司是一家專門從事芯片IP核設(shè)計與授權(quán)業(yè)務(wù)的英國公司，其產(chǎn)品有ARM內(nèi)核以及各類外圍接口。ARM內(nèi)核是一種32位RISC微處理器，具有功耗低、性價比高、代碼密度高等三大特色。目前，70%的移動電話、大量的游戲機(jī)、手持PC和機(jī)頂盒等都已采用了ARM處理器，許多一流的芯片廠商都是ARM的授權(quán)用戶（Licensee），如Intel、Samsung、TI、Motorola、ST等，ARM已成為業(yè)界公認(rèn)的嵌入式微處理器標(biāo)準(zhǔn)。

28V6V5TEV4TV4V5TEJARM7StrongARMARM7TDMIARM920TARM946EARM1020EXScaleARM926EJARM10xxEJSecurCoreRoadmap概圖ARM微處理器29ARM微處理器經(jīng)過近20年的發(fā)展，ARM體系結(jié)構(gòu)已經(jīng)發(fā)展得日趨成熟，功能也越來越強(qiáng)，應(yīng)用領(lǐng)域也越來越廣泛從最初到現(xiàn)在，已經(jīng)有五個主要的版本：ARMv1、ARMv2、ARMv3、ARMv4、ARMv5。ARMv1系列的CPU主要還是作為研究之用。后面幾種都得到了較為廣泛的應(yīng)用，特別是ARMv4系列的CPU目前仍然是ARM芯片的主要開發(fā)版本30ARMV1支持基本數(shù)據(jù)運(yùn)算指令，但不支持乘法指令支持字節(jié)、字、多字的數(shù)據(jù)讀寫指令支持分支指令，包括branch-and-link（帶連接的分支）指令以用于函數(shù)調(diào)用支持軟中斷指令，可以用于OS的系統(tǒng)調(diào)用尋址空間為26bits31ARMV2

ARMv2除了支持ARMv1的指令外還擴(kuò)展了:乘法和乘法累加指令提供協(xié)處理器支持在FIQ模式提供多個影子寄存器提供原子性的load-and-store指令―SWP(單一數(shù)據(jù)交換,傳送一個字)和SWPB

（單一數(shù)據(jù)交換,傳送一個字節(jié)）FIQ：快速中斷模式，用來處理發(fā)起快速中斷的外設(shè)。IRQ和FIQ之間的區(qū)別是對于FIQ你必須盡快處理你事情并離開這個模式。IRQ可以被FIQ所中斷但I(xiàn)RQ不能中斷FIQ。32ARMV3提供32bits的尋址空間增加了CPSR（當(dāng)前程序狀態(tài)寄存器）和SPSR（當(dāng)前程序狀態(tài)寄存器的影子寄存器）寄存器除與ARMv2的指令兼容外，還提供了MRS（傳送狀態(tài)標(biāo)志到一個寄存器）和MSR（傳送一個寄存器的內(nèi)容到狀態(tài)標(biāo)志）用于存取CPSR和SPSR增加了兩種CPU模式：Abort和Undefined33ARMV4ARMv4除了支持ARMv3的指令外還擴(kuò)展了:

支持halfword的存取支持byte和halfword的符號擴(kuò)展讀支持Thumb指令(ARM指令壓縮形式的子集)

提供Thumb和Normal狀態(tài)的轉(zhuǎn)換指令進(jìn)一步明確了會引起Undefined異常的指令對以前的26bits體系結(jié)構(gòu)的CPU不再兼容34ARMV5

在ARMv4基礎(chǔ)上增加了下列功能：

改進(jìn)了Thumb和Normal狀態(tài)的切換效率增加了

count-leading-zeros指令增加了軟件斷點(diǎn)指令增加了協(xié)處理器指令的可選范圍更明確了乘法指令對標(biāo)志寄存器的設(shè)置35ARM微處理器目前ARM處理器主要有5大系列：ARM7、ARM9、ARM9E、ARM10、SecurCore此外還有與Intel合作實(shí)現(xiàn)的StrongARM和XScale處理器，性能從30MIPS到120MIPS不等。36系列相應(yīng)產(chǎn)品性能特點(diǎn)ARM7系列ARM7TDMIARM7TDMI-SARM720TARM7EJ三級流水性能：0.9MIPS/MHzARM9系列ARM9TDMIARM920TARM922TARM940T五級流水，硬核（HardIPCore）性能：1.1MIPS/MHzARM9E系列ARM966E-SARM946E-SARM926EJ-S五級流水，軟核（SoftIPCore），支持浮點(diǎn)操作性能：1.1MIPS/MHzARM10系列ARM1022EARM1020E6級流水，硬核，支持高性能浮點(diǎn)操作，雙64位總線接口，內(nèi)部64位數(shù)據(jù)通路。性能：1.25MIPS/MHz37固化宏單元（硬核）ARM920TARM7TDMIARM720TARM1022E可綜合內(nèi)核（軟核）ARM926EJ-SARM7TDMI-SARM1026EJ-S測試芯片ARM10200E38指令流水線為增加處理器指令流的速度，ARM系列使用流水線。允許多個操作同時處理，而非順序執(zhí)行。PC指向正被取指的指令，而非正在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令中用到的寄存器寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank）PC PCPC-4 PC-2PC-8 PC-4ARM Thumb39

最佳流水線該例中用6個時鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令花費(fèi)的平均周期數(shù)(CPI)=1

操作周期 1 2 3 4 56ADDSUBMOVANDORREORCMPRSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch40ARM920TARM920T基于ARM9TDMI核，ARM9TDMI核提供簡單的總線接口，允許用戶設(shè)計自己的Cache和存儲系統(tǒng)，可以作為單獨(dú)的核嵌入到目標(biāo)系統(tǒng)。ARM處理器廣泛采用AMBA總線結(jié)構(gòu)41什么是TDMI?T——Thumb架構(gòu)擴(kuò)展，提供兩個獨(dú)立的指令集：ARM指令，均為32位Thumb指令，均為16位兩種運(yùn)行狀態(tài)，用來選擇哪個指令集被執(zhí)行D——

內(nèi)核具有Debug擴(kuò)展結(jié)構(gòu)M——

內(nèi)嵌硬件乘法器I——EmbeddedICE邏輯，支持片上斷點(diǎn)和調(diào)試點(diǎn)。42ARM920T的結(jié)構(gòu)框圖43ARM920T的工作狀態(tài)ARM狀態(tài)：32位，執(zhí)行字對準(zhǔn)的ARM指令；Thumb狀態(tài)：16位，執(zhí)行半字對準(zhǔn)的Thumb指令。44ARM920T的運(yùn)行模式支持7種運(yùn)行模式；運(yùn)行模式可以通過軟件控制改變；外部中斷或異常處理也可以引起模式發(fā)生改變。45模式模式描述用戶（User）ARM處理器正常的程序執(zhí)行狀態(tài)快速中斷（FIQ）用于高速數(shù)據(jù)傳輸或通道處理外部中斷（IRQ）用于通用的中斷處理管理（Supervisor）操作系統(tǒng)保護(hù)模式數(shù)據(jù)訪問中止（Abort）實(shí)現(xiàn)虛擬存儲器和存儲器保護(hù)系統(tǒng)（System）運(yùn)行特權(quán)操作系統(tǒng)任務(wù)未定義（Undifined）支持硬件協(xié)處理器的軟件仿真46共有37個32位寄存器：31個通過寄存器，包括程序計數(shù)器PC；6個狀態(tài)寄存器。ARM920T的寄存器結(jié)構(gòu)47ARM920T的存儲系統(tǒng)地址空間ARM體系結(jié)構(gòu)采用232個8位字節(jié)的單一、線性地址空間；每個字的地址是字對準(zhǔn)的，地址低兩位為00；字對準(zhǔn)地址是A的字由地址A、A+1、A+2和A+3的4個字節(jié)組成。48ARM920T的存儲系統(tǒng)存儲器格式

ARM體系結(jié)構(gòu)可以用兩種方法存放數(shù)據(jù)，即大端格式和小端格式：大端格式：較高的有效字節(jié)存放在較低的存儲器地址，較低的有效字節(jié)存放在較高的存儲器地址；小端格式：較高的有效字節(jié)存放在較高的存儲器地址，較低的有效字節(jié)存放在較低的存儲器地址。4950采用5級流水線：取指；譯碼；執(zhí)行；訪存；寫回。ARM920T的流水線結(jié)構(gòu)51MIPS系列MIPS是世界上很流行的一種RISC處理器MIPS的意思是“無互鎖流水級的微處理器”(Microprocessorwithoutinterlockedpipedstages)其機(jī)制是盡量利用軟件辦法避免流水線中的數(shù)據(jù)相關(guān)問題MIPS處理器是由斯坦福（Stanford）大學(xué)Hennessy教授領(lǐng)導(dǎo)的研究小組研制出來的52MIPS系列1984年MIPS計算機(jī)公司成立1986年推出R2000處理器1988年推出R3000處理器1991年推出第一款64位商用微處理器R40001992年，SGI收購了MIPS計算機(jī)公司之后，該公司又陸續(xù)推出R8000（于1994年）、R10000（于1996年）和R12000（于1997年）等型號的處理器。1998年，MIPS脫離SGI成為MIPS技術(shù)公司之后，其戰(zhàn)略發(fā)生變化，把重點(diǎn)放在了嵌入式系統(tǒng)上。53MIPS系列1999年，MIPS公司發(fā)布MIPS32和MIPS64架構(gòu)標(biāo)準(zhǔn)，為未來MIPS處理器的開發(fā)奠定了基礎(chǔ)新的架構(gòu)集成了所有原來的MIPS指令集，并且增加了許多更強(qiáng)大的功能。和ARM公司一樣，MIPS公司本身并不從事芯片的生產(chǎn)活動（只進(jìn)行設(shè)計），不過其他公司如果要生產(chǎn)該芯片的話必須得到MIPS公司的許可。54MIPS系列MIPS指令集體系ISA(MIPSInstructionSetArchitecture)從最早的MIPSIISA開始發(fā)展，到MIPSVISA，再到現(xiàn)在的MIPS32和MIPS64結(jié)構(gòu)，其所有版本都是與前一個版本兼容的。在MIPSIII的ISA中，增加了64位整數(shù)和64位地址。在MIPSIV和MIPSV的ISA中增加了浮點(diǎn)數(shù)的操作等。55MIPS系列MIPS指令集體系ISA(MIPSInstructionSetArchitecture)MIPSIMIPSVMIPS32和MIPS64結(jié)構(gòu)，其所有版本都是與前一個版本兼容的。MIPS32和MIPS64體系是為滿足高性能、成本敏感的需求而設(shè)計的。MIPS32體系是基于MIPSII的,并從MIPSIII、MIPSIV和MIPSV中選擇一些指令以增強(qiáng)數(shù)據(jù)和代碼的有效操作。MIPS64體系是基于MIPSV并與MIPS32體系兼容的。56總線的基本概念總線是CPU與存儲器和設(shè)備通信的機(jī)制，是計算機(jī)各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通道?？偩€分類：按相對于CPU位置劃分：片內(nèi)總線或內(nèi)部總線：連接CPU內(nèi)部各主要功能部件片外總線：CPU與存儲器（RAM和ROM）和I/O接口之間進(jìn)行信息交換的通道按功能和信號類型：數(shù)據(jù)總線Dbus;地址總線Abus;控制總線Cbus;57總線的基本概念總線的主要參數(shù)總線寬度：又稱總線位寬，指的是總線能同時傳送數(shù)據(jù)的位數(shù)。如16位總線就是具有16位數(shù)據(jù)傳送能力?？偩€頻率：總線工作速度的一個重要參數(shù)，工作頻率越高，速度越快。通常用MHZ表示總線帶寬：又稱總線的數(shù)據(jù)傳送率，是指在一定時間內(nèi)總線上可傳送的數(shù)據(jù)總量，用每秒最大傳送數(shù)據(jù)量來衡量。總線帶寬越寬，傳輸率越高

總線帶寬=（總線寬度/8）X總線頻率帶寬單位：MB/s；如：總線寬度32位，頻率66MHZ，則總線帶寬=（32位/8位）*66MHZ=264MB/s58總線的基本概念一個微處理器系統(tǒng)可能含有多條總線。高速設(shè)備可以連到高速總線上低速設(shè)備可以連到低速總線上橋：總線互聯(lián)的電路原因：

-數(shù)據(jù)寬度：高速總線通常提供較寬的數(shù)據(jù)連接

-成本：高速總線通常采用更昂貴的電路和連接器

-橋允許總線獨(dú)立操作，這樣在I/O操作中可提供某些并行性59存儲器高速設(shè)備CPU低速設(shè)備低速設(shè)備橋高速總線低速總線多總線系統(tǒng)60嵌入式系統(tǒng)的總線嵌入式系統(tǒng)的總線一般集成在嵌入式微處理器中從微處理器的角度來看，總線可分為:片外總線:如PCI、ISA、AMBA的APB等片內(nèi)總線:如AMBA的AHB和ASB、AVALON、OCP、WISHBONE等選擇總線和選擇嵌入式微處理器密切相關(guān)，總線的種類隨不同的微處理器的結(jié)構(gòu)而不同。61Processor-localbusMicro-processorCacheMemorycontrollerDMAcontrollerBridgePeripheralPeripheralPeripheralPeripheralbus

嵌入式系統(tǒng)總線62AMBA總線AMBA（AdvancedMicrocontrollerBusArchitecture）是ARM公司研發(fā)的一種總線規(guī)范，目前為3.0版本。在AMBA總線規(guī)范中，定義了3種總線:AHB(AdvancedHigh-performanceBus)：用于高性能系統(tǒng)模塊的連接，支持突發(fā)模式數(shù)據(jù)傳輸和事務(wù)分割；可以有效地連接處理器、片上和片外存儲器，支持流水線操作。ASB（AdvancedSystemBus）：也用于高性能系統(tǒng)模塊的連接,由AHB總線替代；APB（AdvancedPeripheralBus）：用于較低性能外設(shè)的簡單連接，一般是接在AHB或ASB系統(tǒng)總線上的第二級總線。63AMBA總線外部總線APB系統(tǒng)總線AHB測試接口ARMCPUSDRAMControlSRAMLCDControl橋并行接口串行接口TimerUART基于AMBA總線的典型系統(tǒng)64AHB總線AHB總線主要由主單元、從單元、仲裁器和譯碼器組成。AHB主單元:只有主單元可在任何時刻使用總線。AHB可以有一個或多個主單元。主單元可以是RISC處理器、DSP以及DMA控制器，以啟動和控制總線操作。65AHB總線AHB從單元:可以響應(yīng)（并非啟動）讀或?qū)懣偩€操作?？偩€的從單元可以在給定的地址范圍內(nèi)對讀寫操作進(jìn)行相應(yīng)的反應(yīng)。從單元向主單元發(fā)出成功、失敗信號或等待各種反饋信號。從單元通常是其復(fù)雜程度不足以成為主單元的固定功能塊，例如外存接口、總線橋接口以及任何內(nèi)存都可以是從單元，系統(tǒng)的其他外設(shè)也包含在AHB的從單元中。66AHB總線AHB仲裁器:用來確定控制總線是哪個主單元，以保證在任何時候只有一個主單元可以啟動數(shù)據(jù)傳輸。一般來說仲裁協(xié)議都是固定好的，例如最高優(yōu)先級方法或平等方法，可根據(jù)實(shí)際的情況選擇適當(dāng)?shù)闹俨脜f(xié)議。AHB譯碼器總線譯碼器用于傳輸譯碼工作，提供傳輸過程中從單元的片選信號。67AHB總線一個典型的AHB總線工作過程，它包括以下兩個階段：地址傳送階段(addressphase)：它將只持續(xù)一個時鐘周期。在HCLK的上升沿數(shù)據(jù)有效。所有的從單元都在這個上升沿來采樣地址信息。數(shù)據(jù)傳送階段（dataphase）：它需要一個或幾個時鐘周期?？梢酝ㄟ^HREADY信號來延長數(shù)據(jù)傳輸時間，當(dāng)HREADY信號為低電平時，就在數(shù)據(jù)傳輸中加入等待周期，直到HREADY信號為高電平才表示這次傳輸階段結(jié)束。68APB總線APB主要由APB橋和APB從單元（Slave）組成，APB橋是APB中唯一的主單元，是AHB/ASB的從單元。APB橋的接口信號如圖所示69APB總線APB橋?qū)⑾到y(tǒng)總線AHB/ASB和APB連接起來，并執(zhí)行下列功能：鎖存地址并保持其有效，直到數(shù)據(jù)傳送完成。譯碼地址并產(chǎn)生一個外部片選信號，在每次傳送時只有一個片選信號（PSELx）有效。寫傳送（writetransfer）時驅(qū)動數(shù)據(jù)到APB。讀傳送（readtransfer）時驅(qū)動數(shù)據(jù)到系統(tǒng)總線AHB/ASB。傳送時產(chǎn)生定時觸發(fā)信號PENABLE。

70PCI總線嵌入式系統(tǒng)已開始逐步采用微機(jī)系統(tǒng)普遍采用的PCI總線，以便于系統(tǒng)的擴(kuò)展。1991年Intel公司聯(lián)合世界上多家公司成立的PCISIG協(xié)會是國際上微型機(jī)界的行業(yè)協(xié)會，它致力于促進(jìn)PCI（PeripheralComponentInterconnect）總線工業(yè)標(biāo)準(zhǔn)的發(fā)展。PCI總線規(guī)范先后經(jīng)歷了1.0版、2.0版和1995年的2.1版。PCI總線是地址、數(shù)據(jù)多路復(fù)用的高性能32位和64位總線71PCI總線PCI是微處理器與外圍控制部件、外圍附加板之間的互連機(jī)構(gòu)它規(guī)定了互連的協(xié)議、電氣、機(jī)械及配置空間規(guī)范，以保證全系統(tǒng)的自動配置在電氣方面還專門定義了5V和3.3V信號、環(huán)境2.1版本定義了64位總線擴(kuò)展和66MHz總線時鐘的技術(shù)規(guī)范。從數(shù)據(jù)寬度上看，PCI總線有32bit、64bit之分從總線速度上分，有33MHz、66MHz兩種72PCI總線目前流行的是32bit@33MHz，而64bit系統(tǒng)正在普及中改良的PCI系統(tǒng)PCI–X，最高可以達(dá)到64bit@133MHz的數(shù)據(jù)傳輸速率。與ISA總線不同，PCI總線的地址總線與數(shù)據(jù)總線是分時復(fù)用的，支持即插即用(PlugandPlay)、中斷共享等功能。分時復(fù)用的好處是一方面可以節(jié)省接插件的管腳數(shù)，另一方面便于實(shí)現(xiàn)突發(fā)數(shù)據(jù)傳輸。73PCI總線數(shù)據(jù)傳輸時，由一個PCI設(shè)備做發(fā)起者(主控、Initiator或Master)，而另一個PCI設(shè)備做目標(biāo)(從設(shè)備、Target或Slave)。總線上所有時序的產(chǎn)生與控制都由Master來發(fā)起。PCI總線在同一時刻只能供一對設(shè)備完成傳輸，這就要求有一個仲裁機(jī)構(gòu)，來決定誰有權(quán)拿到總線的主控權(quán)。74PCI總線32位PCI系統(tǒng)的管腳按功能來分有以下幾類::(1)系統(tǒng)控制CLK：PCI時鐘，上升沿有效；RST：Reset信號(2)傳輸控制FRAME#：標(biāo)志傳輸開始與結(jié)束IRDY#：Master可以傳輸數(shù)據(jù)的標(biāo)志DEVSEL#：當(dāng)Slave發(fā)現(xiàn)自己被尋址時設(shè)置低電平應(yīng)答TRDY#：Slave可以傳輸數(shù)據(jù)的標(biāo)志STOP#：Slave主動結(jié)束傳輸數(shù)據(jù)；IDSEL：在即插即用系統(tǒng)啟動時用于選中板卡的信號。75PCI總線(3)地址與數(shù)據(jù)總線

AD[31::0]：地址/數(shù)據(jù)分時復(fù)用總線；

C/BE#[3::0]：命令/字節(jié)使能信號；

PAR：奇偶校驗信號。(4)仲裁信號

REQ#：Master用來請求總線使用權(quán)；

GNT#：仲裁機(jī)構(gòu)允許Master得到總線使用權(quán)(5)錯誤報告PERR#：數(shù)據(jù)奇偶校驗錯；SERR#：系統(tǒng)奇偶校驗錯。76CPCI總線為了將PCI總線規(guī)范用在工業(yè)控制計算機(jī)系統(tǒng)上，1995年11月PCI工業(yè)計算機(jī)制造者聯(lián)合會（PICMIG）頒布了CompactPCI（以后簡稱CPCI）規(guī)范1.0版以后相繼推出了PCI-PCIBridge規(guī)范、ComputerTelephonyTDM規(guī)范和User-definedI/Opinassignment規(guī)范1997年推出了CPCI2.0規(guī)范。簡言之，CPCI總線規(guī)范=PCI總線的電氣規(guī)范+標(biāo)準(zhǔn)針孔連接器（IEC-1076-4-101）+歐洲卡規(guī)范（IEC297/IEEE1011.1）。77CPCI總線目前在嵌入式PC、工控計算機(jī)及高端的嵌入式系統(tǒng)中已經(jīng)開始大量采用CPCI接口，CPCI將逐步替代VME總線。CPCI總線工控機(jī)之所以被業(yè)界所青睞，是因為其既具有PCI總線的高性能又具有歐洲卡結(jié)構(gòu)的高可靠性，是符合國際標(biāo)準(zhǔn)的真正工業(yè)型計算機(jī)，適合在可靠性要求較高的工業(yè)和軍事設(shè)備上應(yīng)用。CPCI總線工控機(jī)定義了兩種板卡尺寸：3U（100mm×160mm）6U（233mm×160mm）78嵌入式系統(tǒng)的存儲器存儲器結(jié)構(gòu)：目前較為復(fù)雜的嵌入式系統(tǒng)的存儲結(jié)構(gòu)如圖所示。嵌入式微處理器Cache片內(nèi)RAM和ROM主存：NorFlash、SRAM、DRAM等外存：NandFlash、DOC、CF、IDE等79嵌入式系統(tǒng)的存儲器1．高速緩存Cache高速緩沖存儲器中存放的是當(dāng)前使用得最多的程序代碼和數(shù)據(jù)，即主存中部分內(nèi)容的副本。在嵌入式系統(tǒng)中Cache全部都集成在嵌入式微處理器內(nèi)可分為數(shù)據(jù)Cache、指令Cache或混合Cache不同的處理器其Cache的大小不一樣一般中高檔的嵌入式微處理器才內(nèi)置Cache。80嵌入式系統(tǒng)的存儲器1．高速緩存CacheCache命中：CPU每次讀取主存時，Cache控制器都要檢查CPU送出的地址，判斷CPU要讀取的數(shù)據(jù)是否在Cache中，如果在就稱為命中Cache未命中：讀取的數(shù)據(jù)不在Cache中，則對主存儲器進(jìn)行操作，并將有關(guān)內(nèi)容置入Cache。寫入方法：通寫（WriteThrough）：寫Cache時，Cache與對應(yīng)內(nèi)存內(nèi)容同步更新。回寫（WriteBack）：寫Cache時，只有寫入Cache內(nèi)容移出時才更新對應(yīng)內(nèi)存內(nèi)容。81嵌入式系統(tǒng)的存儲器2．主存主存是處理器能直接訪問的存儲器，用來存放系統(tǒng)和用戶的程序和數(shù)據(jù)。嵌入式系統(tǒng)的主存可位于處理器內(nèi)和處理器外，片內(nèi)存儲器存儲容量小、速度快，片外存儲器容量大。可以做主存的存儲器有：ROM類：NorFlash、EPROM、PROM等RAM類：SRAM、DRAM、SDRAM等82嵌入式系統(tǒng)的存儲器靜態(tài)隨機(jī)存取存儲器（SRAM）存儲信息：六管基本存儲電路典型芯片規(guī)格：2114（1KX4）6116（2KX8）6264（8KX8）62128（16KX8）62256（32KX8）A5A0A2A1CS-192114……1810VCCA9I/O1A6A4A3A7A8I/O2I/O3WE-

符號引腳名A0~A9地址輸入I/01~I/04數(shù)據(jù)輸入/輸出CS-片選WE-寫允許VCC、GND電源、地83嵌入式系統(tǒng)的存儲器動態(tài)隨機(jī)存取存儲器（DRAM）存儲信息的基本單元（1位）電路可采用4管、3管和單管電路需要不斷刷新（為維持動態(tài)存儲單元所存儲的信息，必須設(shè)法使信息再生，這即所謂的刷新）與SRAM不同的是：為節(jié)省外部引腳，同樣容量的DRAM外部地址線引腳是SRAM一半DRAM采用行/列地址選通，將地址通過內(nèi)部分成兩路DRAM控制器：解決刷新和多路84SDRAM（SynchronousRAM）：CPU和RAM共享相同的時鐘周期，以相同的速度同步工作基于雙存儲器結(jié)構(gòu)，內(nèi)含兩個交錯的存儲陣列，讀取效率得到成倍提高是DRAM中速度最快的一種嵌入式系統(tǒng)的存儲器85嵌入式系統(tǒng)的存儲器3．外存外存是處理器不能直接訪問的存儲器，用來存放用戶的各種信息，容量大存取速度相對主存而言要慢得多，但它可用來長期保存用戶信息。在嵌入式系統(tǒng)中常用的外存有：NandFlash、DOC（DiskOnChip）、CF（CompactFlash）、SD（SecureDigital）、MMC（MultiMediaCard）等。86嵌入式系統(tǒng)的存儲器-電子盤電子盤采用半導(dǎo)體芯片來存貯數(shù)據(jù)，具有體積小、功耗低和極強(qiáng)的抗震性等特點(diǎn)。在嵌入式系統(tǒng)中普遍采用各種電子盤作為外存。常用的電子盤有：NandFlash、DOC、DOM、CF、SM、SD、MMC等1．NandFlashNandFlash是FlashMemory的一種。NandFlash可獨(dú)立成為外存，也可組成其他各種類型的電子盤如USB盤、CF、SD和MMC存儲卡等。87FlashMemoryFlashMemory的中文稱為快閃存儲器或快速擦寫存儲器。FlashMemory由Toshiba于1980年申請專利，并在1984年的國際半導(dǎo)體學(xué)術(shù)會議上首先發(fā)表。目前在FlashMemory技術(shù)上主要發(fā)展了兩種非易失性內(nèi)存一種叫NOR（邏輯或），是Intel于1988年發(fā)明的另一種叫NAND（邏輯與）是Toshiba于1999年創(chuàng)造的。88FlashMemoryNandFlash強(qiáng)調(diào)降低每比特的成本，更高的性能，并且像磁盤一樣可以通過接口輕松升級。目前有能力大規(guī)模生產(chǎn)NandFlash的只有少數(shù)廠家：Samsung、Toshiba、Sandisk、Fujitsu等，主要廠商是Samsung和Toshiba兩家。NORFlash具有隨機(jī)存儲速度快、電壓低、功耗低、穩(wěn)定性高等特點(diǎn)，主要用于主存。NandFlash具有容量大、回寫速度快、芯片面積小等特點(diǎn)，主要用于外存。89NORNAND寫入/擦除一個塊的操作時間1～5s2～4ms讀性能1200～1500KB600～800KB寫性能<80KB200～400KB接口/總線SRAM接口/獨(dú)立的地址數(shù)據(jù)總線8位地址/數(shù)據(jù)/控制總線，I/O接口復(fù)雜讀取模式隨機(jī)讀取串行地存取數(shù)據(jù)成本較高較低，單元尺寸約為NOR的一半，生產(chǎn)過程簡單，同樣大小的芯片可以做更大的容量容量及應(yīng)用場合1～64MB，主要用于存儲代碼8MB～1GB，主要用于存儲數(shù)據(jù)擦寫次數(shù)(耐用性)約10萬次約100萬次位交換(bit位反轉(zhuǎn))少較多，關(guān)鍵性數(shù)據(jù)需要錯誤探測/錯誤更正(EDC/ECC)算法壞塊處理無，因為壞塊故障率少隨機(jī)分布，無法修正90DOCDiskOnChip，簡稱DOC，是采用NandFlash芯片作為基本存貯單元，外加一些控制芯片，通過特殊的軟硬件來操作的一種模塊化、系列化的電子存貯裝置。它采用了TrueFFS硬盤仿真技術(shù)對Flash進(jìn)行管理，可以把Flash模擬成為硬盤。也正是因為采用了TrueFFS技術(shù)對數(shù)據(jù)在Flash中的讀寫操作進(jìn)行管理，大大提高了DOC的寫操作的次數(shù)，遠(yuǎn)遠(yuǎn)超過了普通Flash的寫壽命，提高了Flash的可靠性。91DOMDOM是一種采用IDE接口的電子盤它可以直接插在IDE接口上，像硬盤一樣方便地使用，而體積卻比硬盤小很多。它最大的好處就是在沒有DOC插槽或CF插槽的板卡上可以非常方便地使用電子盤來替代硬盤、軟盤。92CompactFlashCompactFlash的誕生比較早，由最大的FlashMemory卡廠商之一美國SanDisk于1994年首次推出。大小僅為43mmx36mmx3.3mm。CompactFlash提供了完整的PCMCIA-ATA功能而且通過ATA/ATAPI-4兼容TrueIDE。和68針接口的PCMCIA卡不同，同樣遵從ATA協(xié)議的CompactFlash的接口只有50針。93SmartMedia

SmartMedia是由東芝公司ToshibaAmericaElectronicComponents（TAEC）在1995年11月發(fā)布的FlashMemory存貯卡，三星公司在1996年購買了生產(chǎn)和銷售許可，這兩家公司成為主要的SmartMedia廠商。94

最開始時SmartMe