可編程邏輯器件

可編程邏輯器件PLD一、PLD簡介可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與—或”表達(dá)式來描述，所以，PLD能以乘積和的形式完成大量的組合邏輯功能。它有如下特點：邏輯電路的設(shè)計和測試均可在計算機(jī)上實現(xiàn)，設(shè)計成功的電路可方便的下載到PLD，因而可研制周期短、成本低、效率高，使產(chǎn)品能在極短時間內(nèi)推出。用PLD實現(xiàn)的電路容易被修改。這種修改通過PLD重新編程實現(xiàn)，可以不影響其外圍電路。因此，其產(chǎn)品的維護(hù)、更新都很方便。PLD使硬件也能象軟件一樣實現(xiàn)升級，因而被認(rèn)為使硬件革命。較復(fù)雜的數(shù)字系統(tǒng)能用1片或數(shù)片PLD實現(xiàn)，因而，應(yīng)用PLD生產(chǎn)的產(chǎn)品輕小可靠。此外，PLD還具有硬件加密功能。應(yīng)用PLD設(shè)計電路時，需選擇合適的軟硬件平臺（開發(fā)系統(tǒng)）。因此，PLD得到廣泛的應(yīng)用。二、PLD的分類按照PLD的結(jié)構(gòu)體系，主要可分為簡單PLD（包括PAL、GAL等）、CPLD和FPGA。PAL：ProgrammableArrayLogic可編程陣列邏輯GAL：GenericArrayLogic通用陣列邏輯CPLD：ComplexProgrammableLogicDevice復(fù)雜可編程邏輯器件FPGA：FieldProgrammableGateArray現(xiàn)場可編程門陣列另外，最早使用的PLD是FPLA(FieldProgrammableLogicArray)現(xiàn)場可編程邏輯陣列，它的與、或陣列均可編程，現(xiàn)在已經(jīng)很少使用。EPLD是可擦除的可編程邏輯器件ErasableProgrammableLogicDevice的縮寫。有的資料把可擦除的PLD都統(tǒng)稱為EPLD，但更一般的是指繼PAL、GAL之后推出的一代集成度遠(yuǎn)高于PAL、GAL，但相對CPLD和FPGA較低的可擦除的可編程邏輯器件。時至今日，生產(chǎn)的絕大多數(shù)可編程邏輯器件都是可擦除的了。PROM、EPROM、EEPROM這些存儲器也可當(dāng)作一種可編程器件。它們的與陣列（即地址譯碼器）是固定的，并且將所有輸入變量的最小項全部譯出了。而它們的或陣列（即存儲陣列）是可編程的。但是實現(xiàn)邏輯函數(shù)時，往往只用到一部分最小項，如果用存儲器來實現(xiàn)的話芯片的利用率不高。PROM：ProgrammableRead-OnlyMemory可編程只讀存儲器EPROM：ErasableProgrammableRead-OnlyMemory可擦除只讀存儲器，一般特指UVE-PROM(Ultra-VioletErasablePROM)EEPROM：ElectricallyErasableProgrammableRead-OnlyMemory電可擦除只讀存儲器其它簡單的PLD使用的也較少，目前廣泛使用的是CPLD和FPGA。三、PLD發(fā)展現(xiàn)狀PLD和FPGA的功能基本相同，只是實現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。服PL池D是銹電子副設(shè)計抵領(lǐng)域磁中最事具活固力和阻發(fā)展季前途貨的一臂項技竭術(shù)，祝它的維影響見絲毫仁不亞巡于7氏0年顏代單考片機(jī)轎的發(fā)飾明和院使用辮。P虧LD雖能完迫成任堵何數(shù)萄字器點件的等功能方，上輝至高掙性能揮CP艘U,博下至壞簡單凡的7須4電庸路，恩都可視以用院PL境D來抖實現(xiàn)屈。P盞LD蛾如同咸一張篇白紙皇或是集一堆峽積木渴，工衰程師援可以輕通過洽傳統(tǒng)鮮的原粥理圖令輸入疊法，雁或是膊硬件譽(yù)描述傳語言燕自由苦的設(shè)慕計一皇個數(shù)兆字系晝統(tǒng)。棉通過錢軟件駕仿真區(qū)，我攔們可枯以事洋先驗?zāi)嘧C設(shè)扭計的揉正確曉性。估在P清CB蹤完成鞋以后宜，還董可以罪利用肚PL所D的繪在線憂修改棗能力切，隨拼時修蜂改設(shè)刮計而隆不必滑改動雅硬件消電路予。使抗用P縣LD斯來開紹發(fā)數(shù)嗚字電怕路，酒可以族大大蔑縮短牲設(shè)計灰時間珍，減寨少P豆CB銳面積角，提暮高系鏈統(tǒng)的扣可靠匪性。駱P昏LD晴的這結(jié)些優(yōu)片點使堵得P赴LD衡技術(shù)尋在9茶0年滾代以咐后得壇到飛覺速的科發(fā)展費(fèi)，同克時也概大大抖推動濾了E按DA港軟件喜和硬果件描編述語采言（鏟HD躲L)搞的進(jìn)絞步。扶開發(fā)章PL豈D需樓要了暈解兩移個部暑分,萬PL靈D/哄FP奉GA務(wù)開發(fā)趕軟件培和P疏LD霜/F奧PG海A本掃身。諸PL渡D/場FP宮GA猶開發(fā)細(xì)軟件伙已經(jīng)寧發(fā)展逗的相珠當(dāng)完或善，朱用戶禍甚至業(yè)可以琴不用成詳細(xì)滲了解歐PL車D的那內(nèi)部倒結(jié)構(gòu)壩，也巧可以糠用自琴己熟雜悉的置方法壤：如照原理凳圖輸學(xué)入或銜HD碑L語旅言來瘦完成招相當(dāng)轉(zhuǎn)優(yōu)秀峽的P倆LD新設(shè)計噴。P莖LD勺/F丙PG沉A的醫(yī)開發(fā)罰軟件磨包括素Al給te雄ra鄭公司宮的疤Qu提ar緊tu仰sI顯I不、X堤il拌in鎮(zhèn)x封公司黨的I座SE脆W兔eb堅Pa戶ck若、L爽at恢ti深ce埋公犁司的朋is篩pl嚴(yán)ev砌er雅B賽as紀(jì)e。瞎對于玩PL憲D產(chǎn)勾品，齒一般每分為愁：基糠于乘燙積項乏（P專ro里du殃ct獅-T停er脾m）尾技術(shù)寄，E區(qū)EP降RO米M（帝或F暗la范sh榮）工醬藝的葬中小海規(guī)模逗PL懲D，親以及丹基于亡查找敞表（覽Lo延ok隸-U漆p金ta視bl祥e）堅技術(shù)攝，S都RA鑒M工她藝的牽大規(guī)適模P片LD炒/F氏PG鞠A。窩EE瞞PR魔OM孤工藝顯的P艘LD糠密度毫小，難多用除于5桿,0勉00健門以韻下的指小規(guī)膏模設(shè)土計，繩適合芽做復(fù)到雜的族組合霧邏輯所，如闖譯碼播。S輪RA診M工拴藝的途PL故D(馳FP街GA苦)，尖密度撕高，柏觸發(fā)欲器多眨，多顆用于燒10泛,0刑00沒門以倉上的刷大規(guī)蛙模設(shè)蠅計，兆適合閱做復(fù)仔雜的趣時序足邏輯護(hù)，如爬數(shù)字朽信號惑處理澤和各盒種算煌法。夜電子秩設(shè)計畝自動攝化（德ED鴨A）浮的實綱現(xiàn)是扁與C刊PL仗D/藝FP聰GA川技術(shù)甚的迅夠速發(fā)感展息浪息相輝關(guān)的嫌。C強(qiáng)PL渠D/嘉FP偏GA蝦是8衫0年鎖代中映后期效出現(xiàn)掘的，川其特說點是懼具有肅用戶鮮可編外程的子特性鞠。利騾用P竄LD茂/F拳PG課A，目電子釣系統(tǒng)起設(shè)計凱工程六師可桶以在習(xí)實驗傲室中量設(shè)計靠出專冒用I抽C，攔實現(xiàn)崇系統(tǒng)證的集慌成，纏從而撓大大藏縮短瞎了產(chǎn)拒品開劣發(fā)、枯上市頓的時奉間，勸降低曲了開梁發(fā)成捷本。繭此外寄，C命PL后D/節(jié)FP射GA己還具現(xiàn)有靜招態(tài)可郵重復(fù)樹編程較或在溪線動肉態(tài)重下構(gòu)特歐性，康使硬鞭件的里功能琴可象被軟件夜一樣烈通過銅編程稅來修族改，雀不僅命使設(shè)舅計修菌改和尾產(chǎn)品乓升級稱變得第十分撞方便躺，而御且極憶大地攏提高影了電丑子系律統(tǒng)的阻靈活中性和票通用趁能力橫。強(qiáng)自1慌98咱5年丈Xi岸li阿nx岸公司盲推出放第一笛片現(xiàn)羽場可坑編程朋邏輯恥器件布（F御PG腦A）冶至今伏，F(xiàn)帖PG魂A已嚷經(jīng)歷窩了十童幾年蓋的發(fā)尚展歷誘史。場在這巧十幾最年的納發(fā)展慕過程瓦中，揚(yáng)以F序PG藥A為啄代表擁的數(shù)框字系現(xiàn)統(tǒng)現(xiàn)贊場集撈成技撕術(shù)取鋪得了煩驚人最的發(fā)懇展：俊現(xiàn)場并可編起程邏鳥輯器廁件從積最初蛛的1東20共0個災(zāi)可利宅用門披，發(fā)騾展到俱90杰年代毅的2奔5萬親個可瑞利用已門，巴乃至電當(dāng)新每世紀(jì)狐來臨猛之即航，國搜際上仿現(xiàn)場管可編擴(kuò)程邏而輯器飛件的扒著名詞廠商全Al砍te瓦ra劃公司尊、X搭il氏in關(guān)x公帖司又鏟陸續(xù)處推出方了數(shù)戒百萬生門的劃單片竿FP古GA漏芯片被，將禁現(xiàn)場潮可編剝程器烤件的啊集成還度提多高到往一個緩新的伸水平卸。上縱觀沒現(xiàn)場舍可編網(wǎng)程邏啄輯器虹件的磚發(fā)展憐歷史要，其跡之所蛾以具犬有巨寇大的群市場瓣吸引懂力，喝根本回在于么：F池PG秧A不畢僅可努以解挪決電巷子系歇統(tǒng)小譜型化段、低娃功耗宏、高判可靠管性等壞問題孕，而倒且其叢開發(fā)天周期個短、否開發(fā)肉軟件排投入掉少、目芯片醒價格縱不斷話降低扁，促辱使F務(wù)PG紫A越殘來越宰多地散取代嘗了A啊SI徐C的斧市場炕，特華別是撕對小胳批量嚇、多冊品種覺的產(chǎn)牲品需宇求，挖使F詞PG段A成用為首續(xù)選。希目前策，F(xiàn)雁PG悔A的折主要斑發(fā)展基動向肆是：租隨著懲大規(guī)埋模現(xiàn)資場可濤編程焰邏輯欺器件對的發(fā)悔展，治系統(tǒng)邊設(shè)計宇進(jìn)入棵"片凍上可勾編程察系統(tǒng)事"（濫SO謙PC窄）的仰新紀(jì)比元；販芯片仰朝著粒高密挺度、君低壓封、低觸功耗再方向子挺進(jìn)望；國鹽際各忙大公持司都嚷在積捎極擴(kuò)貼充其嚼IP貧庫，先以優(yōu)些化的蟻資源宰更好悄的滿渡足用纖戶的班需求崗，擴(kuò)掩大市殖場；李特別俊是引伸人注仁目的烏所謂集FP光GA亞動態(tài)烘可重折構(gòu)技膊術(shù)的鴉開拓死，將軋推動裁數(shù)字扎系統(tǒng)繁設(shè)計裕觀念阻的巨射大轉(zhuǎn)臣變。四、幾種典型的PLDCycloneIVGX可擴(kuò)展開發(fā)平臺圖1CycloneIVGX可擴(kuò)展開發(fā)平臺實物圖圖2CycloneIVGX可擴(kuò)展開發(fā)平臺原理圖CycloneIVGX可擴(kuò)展開發(fā)平臺采用了Altera最新的CycloneIVGXFPGA器件EP4CGX150DF27，集成8個3.125-Gbps收發(fā)器，150,000個邏輯單元(LE)，360個18x18的乘法器，非常適合應(yīng)用于大批量成本敏感的通訊、數(shù)字信號處理和工業(yè)控制領(lǐng)域。平臺集成了一路SFP光通信接口(適應(yīng)光通信趨勢)、一路千兆以太網(wǎng)口（提供高速網(wǎng)絡(luò)通信）、2兆字節(jié)高速SSRAM(有效配合算法開發(fā)需求)、128MByteDDR2內(nèi)存(適應(yīng)大容量緩存需求)和USB2.0通訊接口。配置時鐘生成芯片，能生成各種需要的時鐘，適應(yīng)各類開發(fā)和應(yīng)用需求，PCI-E1.1X4適應(yīng)和PC主機(jī)高速通訊。CPLD控制并行FLASH進(jìn)行FPP方式FPGA配置以適應(yīng)各種快速啟動應(yīng)用，支持多個分頁的配置空間，讓平臺能保存多種硬件電路配置。通過Altera定義的高速HSMC擴(kuò)展接口擴(kuò)展各類應(yīng)用板卡，可配置的FPGABANKVCCIO，擴(kuò)展口FPGA相關(guān)BANK的接口電壓可選3.3V、2.5V、1.8V和1.5V，目前擴(kuò)展平臺已經(jīng)設(shè)計了十幾款擴(kuò)展子卡，適應(yīng)于廣播、工業(yè)、消費(fèi)類、無線、固網(wǎng)應(yīng)用，還可以根據(jù)客戶需要定制具體需求的擴(kuò)展子卡。CycloneIVGX可擴(kuò)展開發(fā)平臺為您的開發(fā)提供一個穩(wěn)定、可靠、適應(yīng)各種應(yīng)用需求`的基礎(chǔ)平臺。主要技術(shù)指標(biāo)：lFPGA：EP4CGX150DF27C88個3.125-Gbps收發(fā)器，150,000個邏輯單元(LE)，360個18x18的乘法器，6,480Kbit片內(nèi)內(nèi)存l配置方式：FPP，支持4個配置頁lSSRAM同步內(nèi)存：CY7C1360ClDDR2內(nèi)存：32bit,128MBytelSFP：一路最高支持3.125G通訊速率l千兆以太網(wǎng)：1路，10M/100M/1000M自適應(yīng)lUSB2.0：從模式USB2.0FIFOl時鐘生成器：5M-500MHzl2選1驅(qū)動4，時鐘驅(qū)動l1個高精度有源時鐘晶振lPCIEX4：PCI-E1.1X4適應(yīng)和PC主機(jī)高速通訊l8個DIP開關(guān)輸入l4路LED輸出lHSMC高速擴(kuò)展接口l余量足夠的電源支持，12A核心電源，5A的可配置VCCIO電源支持LatticeECP3?系列萊迪思半導(dǎo)體公司的中檔的65nmLatticeECP3?系列,它是業(yè)界最低功耗和價格的擁有SERDES功能的FPGA器件。LatticeECP3FPGA系列擁有符合XAUI抖動標(biāo)準(zhǔn)的多協(xié)議3.2GSERDES、DDR3存儲器接口、強(qiáng)大的DSP功能、高密度的片上存儲器,以及多達(dá)149K的LUT,所有這些器件的功耗與價格僅是具有SERDES功能FPGA的競爭器件的一半。整個LatticeECP3系列器件的制造采用了富士通公司的先進(jìn)的低功耗工藝,并且是業(yè)界唯一的65nm中檔、高性價比的FPGA器件系列。LatticeECP3系列有5個成員低功耗LatticeECP3FPGA系列有5個成員,它們都提供符合標(biāo)準(zhǔn)的多協(xié)議3GSERDES、業(yè)界低成本FPGA唯一擁有的DDR3存儲器接口、高性能級聯(lián)DSPslice適用于高性能射頻、基帶和圖像信號處理。LatticeECP3FPGA還提供中檔FPGA系列中最快的LVDSI/O,能夠處理1Gbps速率的輸入和輸出信號,還有高達(dá)6.8M位的嵌入式存儲器。邏輯密度的范圍從17KLUT到149KLUT,用戶的I/O數(shù)目高達(dá)586個。LatticeECP3FPGA系列的高性能特性包括以下幾個方面：?

符合10GbEXAUI抖動標(biāo)準(zhǔn)的3.2GGbpsSERDES,每個SERDES模塊都具有混合并能夠匹配多種協(xié)議的能力。包括PCIExpress、CPRI、OBSAI、XAUI、SerialRapidIO和千兆位以太網(wǎng)。?

專門設(shè)計了SERDES/PCS塊,使短延遲變化的CPRI鏈路設(shè)計能用于遠(yuǎn)程射頻頭連接的無線基站。?

符合SMPTE串行數(shù)字接口標(biāo)準(zhǔn),每個SERDES通道都能單獨地支持3G、HD和SD/DVB-ASI視頻廣播信號,這種功能是前所未有的。擁有三速率支持功能且無需采用任何過采樣技術(shù),能盡可能少地消耗功率。?

通過組合多個DSPslice,可實現(xiàn)36位x36位的乘法和累加模塊,每個slice都能以500MHz的頻率工作。DSPslices還具有創(chuàng)新的級聯(lián)功能,能實行寬的ALU及加法樹的功能,且不會出現(xiàn)FPGA邏輯的性能瓶頸現(xiàn)象。?

800Mbps的DDR3存儲器接口,并有內(nèi)置的讀和寫可調(diào)余量的功能。?

具有輸入延時塊的1GbpsLVDSI/O,能與高性能的ADC和DAC相連接。由于擁有這些功能,LatticeECP3FPGA系列非常適合于大批量的成本和功耗敏感的無線基礎(chǔ)設(shè)施和有線接入設(shè)備的開發(fā),以及視頻和圖像方面的應(yīng)用。FPGA：Virtex-5LXTXC5VLX110T-FFG11361C圖3：FPGA：Virtex