電子技術(shù)基礎(chǔ)數(shù)字部分第六康華光模數(shù)與數(shù)模轉(zhuǎn)換器共節(jié)演示文稿

電子技術(shù)基礎(chǔ)數(shù)字部分第六版康華光模數(shù)與數(shù)模轉(zhuǎn)換器共節(jié)演示文稿本文檔共55頁；當(dāng)前第1頁；編輯于星期一\18點(diǎn)0分優(yōu)選電子技術(shù)基礎(chǔ)數(shù)字部分第六版康華光模數(shù)與數(shù)模轉(zhuǎn)換器共節(jié)本文檔共55頁；當(dāng)前第2頁；編輯于星期一\18點(diǎn)0分A/D

轉(zhuǎn)換器

D/A

轉(zhuǎn)換器

模擬

控制器

工業(yè)生產(chǎn)過程控制對象

模

擬

傳感器

ADC和DAC已成為計(jì)算機(jī)系統(tǒng)中不可缺少的接口電路。將溫度、壓力、流量、應(yīng)力等物理量轉(zhuǎn)換為模擬電量。用模擬量作為控制信號(hào)數(shù)字控制

計(jì)算機(jī)概述本文檔共55頁；當(dāng)前第3頁；編輯于星期一\18點(diǎn)0分處理模擬信號(hào)的模擬電路。模擬電路與數(shù)字電路的接口模數(shù)（數(shù)模）轉(zhuǎn)換電路。AnalogtodigitalconverterEncoderMp3(wma)CDromMemory數(shù)字電路本文檔共55頁；當(dāng)前第4頁；編輯于星期一\18點(diǎn)0分10.1D/A轉(zhuǎn)換器10.1.1D/A轉(zhuǎn)換器的輸入/輸出特性及結(jié)構(gòu)框圖10.1.3倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器10.1.6D/A轉(zhuǎn)換器的輸出方式10.1.4權(quán)電流型D/A轉(zhuǎn)換器10.1.7D/A轉(zhuǎn)換器的技術(shù)指標(biāo)10.1.8D/A轉(zhuǎn)換器的應(yīng)用*10.1.5權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換器10.1.2D/A轉(zhuǎn)換器的基本原理本文檔共55頁；當(dāng)前第5頁；編輯于星期一\18點(diǎn)0分將數(shù)字量轉(zhuǎn)換為與之成正比模擬量。n位數(shù)字量DAC10.1D/A轉(zhuǎn)換器模擬量1.D/A轉(zhuǎn)換器輸入/輸出特性A

=KDO=–KNB

10.1.1D/A轉(zhuǎn)換器的輸入/輸出特性及其結(jié)構(gòu)框圖本文檔共55頁；當(dāng)前第6頁；編輯于星期一\18點(diǎn)0分?jǐn)?shù)字量與轉(zhuǎn)換后的模擬量之間存在誤差。1.D/A轉(zhuǎn)換器輸入/輸出特性本文檔共55頁；當(dāng)前第7頁；編輯于星期一\18點(diǎn)0分2.D/A轉(zhuǎn)換器的結(jié)構(gòu)框圖DAC的數(shù)字?jǐn)?shù)據(jù)可以并行輸入也可串行輸入

用存放在數(shù)字寄存器中的數(shù)字量的各位數(shù)碼

由輸入數(shù)字量控制本文檔共55頁；當(dāng)前第8頁；編輯于星期一\18點(diǎn)0分

數(shù)字量是用代碼按數(shù)位組合而成的，對于有權(quán)碼，每位代碼都有一定的權(quán)值，如能將每一位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后，將這些模擬量相加，即可得到與數(shù)字量成正比的模擬量，從而實(shí)現(xiàn)數(shù)字量--模擬量的轉(zhuǎn)換。1.實(shí)現(xiàn)D/A轉(zhuǎn)換的基本思想

ND＝b4×24＋b3×23＋b2×22＋b1×21＋b0×20

＝1×24＋1×23＋0×22＋0×21＋1×20將二進(jìn)制數(shù)ND＝(11001)B轉(zhuǎn)換為十進(jìn)制數(shù)。10.1.2D/A轉(zhuǎn)換器的基本原理本文檔共55頁；當(dāng)前第9頁；編輯于星期一\18點(diǎn)0分2.

實(shí)現(xiàn)D/A轉(zhuǎn)換的原理電路

，，,

本文檔共55頁；當(dāng)前第10頁；編輯于星期一\18點(diǎn)0分3.D/A轉(zhuǎn)換器的分類:按解碼網(wǎng)絡(luò)結(jié)構(gòu)分類T型電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC權(quán)電流DAC

權(quán)電阻網(wǎng)絡(luò)DAC按模擬電子開關(guān)電路分類CMOS開關(guān)型DAC雙極型開關(guān)型DAC電流開關(guān)型DACECL電流開關(guān)型DACD/A轉(zhuǎn)

換

器本文檔共55頁；當(dāng)前第11頁；編輯于星期一\18點(diǎn)0分10.1.3倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器Di=0,Si則將電阻2R接地Di=1,Si接運(yùn)算放大器反相端，電流Ii流入求和電路

根據(jù)運(yùn)放線性運(yùn)用時(shí)虛地的概念可知，無論模擬開關(guān)Si處于何種位置，與Si相連的2R電阻將接“地”或虛地。1、4位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

電阻網(wǎng)絡(luò)模擬電子開關(guān)求和運(yùn)算放大器本文檔共55頁；當(dāng)前第12頁；編輯于星期一\18點(diǎn)0分D/A轉(zhuǎn)換器的倒T形電阻網(wǎng)絡(luò)基準(zhǔn)電源VREF提供的總電流為：I=？流過各開關(guān)支路的電流：I3=？I2=？I1=？I0=？I/4I/8I/16RRRRI/2I/4I/8I/16I/2I3I2I1I0流入每個(gè)2R電阻的電流從高位到低位按2的整數(shù)倍遞減。I3=VREF/2RI2=VREF/4RI1=VREF/8RI0=VREF/16R本文檔共55頁；當(dāng)前第13頁；編輯于星期一\18點(diǎn)0分流入運(yùn)放的總電流：i＝I0+I1+I2+I3輸出模擬電壓：

本文檔共55頁；當(dāng)前第14頁；編輯于星期一\18點(diǎn)0分4位倒T形電阻網(wǎng)絡(luò)DAC的輸出模擬電壓：n位倒T形電阻網(wǎng)絡(luò)DAC有：令：則O=–KNB

在電路中輸入的每一個(gè)二進(jìn)制數(shù)NB，均能得到與之成正比的模擬電壓輸出。本文檔共55頁；當(dāng)前第15頁；編輯于星期一\18點(diǎn)0分AD7533D/A轉(zhuǎn)換器使用:1)要外接運(yùn)放，

2)運(yùn)放的反饋電阻可使用內(nèi)部電阻，也可采用外接電阻）2.集成D/A轉(zhuǎn)換器10位CMOS電流開關(guān)型D/A轉(zhuǎn)換器

本文檔共55頁；當(dāng)前第16頁；編輯于星期一\18點(diǎn)0分關(guān)于D/A轉(zhuǎn)換器精度的討論(1)基準(zhǔn)電壓穩(wěn)定性好；(2)倒T形電阻網(wǎng)絡(luò)中R和2R電阻比值的精度要高；(3)為實(shí)現(xiàn)電流從高位到低位按2的整數(shù)倍遞減，模擬開關(guān)的導(dǎo)通電阻也相應(yīng)地按2的整數(shù)倍遞增。為進(jìn)一步提高D/A轉(zhuǎn)換器的精度，可采用權(quán)電流型D/A轉(zhuǎn)換器。為提高D/A轉(zhuǎn)換器的精度，對電路參數(shù)的要求：(3)每個(gè)模擬開關(guān)的開關(guān)電壓降要相等本文檔共55頁；當(dāng)前第17頁；編輯于星期一\18點(diǎn)0分Di=1時(shí)，開關(guān)Si接運(yùn)放的反相端;Di=0時(shí)，開關(guān)Si接地。10.1.4權(quán)電流型D/A轉(zhuǎn)換器1.4位權(quán)電流D/A轉(zhuǎn)換器本文檔共55頁；當(dāng)前第18頁；編輯于星期一\18點(diǎn)0分在恒流源電路中，各支路權(quán)電流的大小均不受開關(guān)導(dǎo)通電阻和壓降的影響，這樣降低了對開關(guān)電路的要求，提高了轉(zhuǎn)換精度。本文檔共55頁；當(dāng)前第19頁；編輯于星期一\18點(diǎn)0分2.實(shí)際的權(quán)電流D/A轉(zhuǎn)換器電路++-本文檔共55頁；當(dāng)前第20頁；編輯于星期一\18點(diǎn)0分10.1.6D/A轉(zhuǎn)換器的輸出方式8位D/A轉(zhuǎn)換器在單極性輸出時(shí)的輸入/輸出關(guān)系0000000010000000……111111100000000110000001……11111111模擬量

數(shù)字量MSBLSB本文檔共55頁；當(dāng)前第21頁；編輯于星期一\18點(diǎn)0分常用雙極性編碼十進(jìn)制數(shù)2的補(bǔ)碼偏移二進(jìn)制碼模擬量D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D00/VLSB12701111111111111111271260111111011111110126100000001100000011000000000100000000-11111111101111111-1-1271000000100000001-127-1281000000000000000-128*表中VLSB=VREF/256本文檔共55頁；當(dāng)前第22頁；編輯于星期一\18點(diǎn)0分

本文檔共55頁；當(dāng)前第23頁；編輯于星期一\18點(diǎn)0分10.1.7D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)分辨率：其定義為D/A轉(zhuǎn)換器模擬輸出電壓可能被分離的等級(jí)數(shù)。n位DAC最多有2n個(gè)模擬輸出電壓。位數(shù)越多D/A轉(zhuǎn)換器的分辨率越高。分辨率也可以用能分辨的最小輸出電壓與最大輸出電壓之比給出。n位D/A轉(zhuǎn)換器的分辨率可表示為1、分辨率本文檔共55頁；當(dāng)前第24頁；編輯于星期一\18點(diǎn)0分2、轉(zhuǎn)換精度：轉(zhuǎn)換精度是指對給定的數(shù)字量，D/A轉(zhuǎn)換器實(shí)際值與理論值之間的最大偏差。產(chǎn)生原因：由于D/A轉(zhuǎn)換器中各元件參數(shù)值存在誤差，如基準(zhǔn)電壓不夠穩(wěn)定或運(yùn)算放大器的零漂等各種因素的影響。幾種轉(zhuǎn)換誤差：有如比例系數(shù)誤差、失調(diào)誤差和非線性誤差等本文檔共55頁；當(dāng)前第25頁；編輯于星期一\18點(diǎn)0分10.1.8集成D/A轉(zhuǎn)換器的應(yīng)用(1)數(shù)字式可編程增益控制電路

D2

D7

uO

D0

D1

2R

2R

2R

2R

R

R

D8

D9

R

R

R

uI

2R

2R

2R

-

+

RF

IOUT1

IOUT2

VREF

本文檔共55頁；當(dāng)前第26頁；編輯于星期一\18點(diǎn)0分

D2

D7

uOD0

D1

2R

2R

2R

2R

R

R

R

D8

D9

R

R

R

uI2R

2R

2R

-

+

RF

IOUT1

IOUT2

VREF

uO

-

+

R

uIOUT2I

IOUT1

倒T形電阻網(wǎng)絡(luò)OVIAuu=Iout1＝

I0+I1+I2+…I9根據(jù)虛斷有:本文檔共55頁；當(dāng)前第27頁；編輯于星期一\18點(diǎn)0分(2)

脈沖波產(chǎn)生電路74163具同步清零功能74163和與非門構(gòu)成十進(jìn)制計(jì)數(shù)器：0000~1001本文檔共55頁；當(dāng)前第28頁；編輯于星期一\18點(diǎn)0分10.2.6集成A/D轉(zhuǎn)換器及其應(yīng)用10.2A/D

轉(zhuǎn)換器10.2.1A/D轉(zhuǎn)換的一般工作過程10.2.2并行比較型A/D轉(zhuǎn)換器10.2.3逐次比較型A/D轉(zhuǎn)換器10.2.4雙積分式A/D轉(zhuǎn)換器10.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)本文檔共55頁；當(dāng)前第29頁；編輯于星期一\18點(diǎn)0分概述ADCDn~D0輸出數(shù)字量輸入模擬電壓能將模擬電壓成正比地轉(zhuǎn)換成對應(yīng)的數(shù)字量。1.A/D轉(zhuǎn)換器功能10.2A/D

轉(zhuǎn)換器本文檔共55頁；當(dāng)前第30頁；編輯于星期一\18點(diǎn)0分2.A/D轉(zhuǎn)換器分類①并聯(lián)比較型

特點(diǎn):轉(zhuǎn)換速度快,轉(zhuǎn)換時(shí)間10ns~1s,但電路復(fù)雜。②逐次逼近型

特點(diǎn):轉(zhuǎn)換速度適中,轉(zhuǎn)換時(shí)間為幾s~100s,轉(zhuǎn)換精度高，在轉(zhuǎn)換速度和硬件復(fù)雜度之間達(dá)到一個(gè)很好的平衡。③雙積分型

特點(diǎn):轉(zhuǎn)換速度慢,轉(zhuǎn)換時(shí)間幾百s~幾ms,但抗干擾能力最強(qiáng)。本文檔共55頁；當(dāng)前第31頁；編輯于星期一\18點(diǎn)0分取樣時(shí)間上離散的信號(hào)保持、量化量值上也離散的信號(hào)編碼模擬信號(hào)時(shí)間上和量值上都連續(xù)數(shù)字信號(hào)時(shí)間上和量值上都離散10.2.1A/D轉(zhuǎn)換的一般工作過程

A/D轉(zhuǎn)換器一般要包括取樣，保持，量化及編碼4個(gè)過程。本文檔共55頁；當(dāng)前第32頁；編輯于星期一\18點(diǎn)0分1.取樣與保持

采樣是將隨時(shí)間連續(xù)變化的模擬量轉(zhuǎn)換為在時(shí)間離散的模擬量。

采樣信號(hào)S(t)的頻率愈高，所采得信號(hào)經(jīng)低通濾波器后愈能真實(shí)地復(fù)現(xiàn)輸入信號(hào)。合理的采樣頻率由采樣定理確定。

采樣定理：設(shè)采樣信號(hào)S(t)的頻率為fs，輸入模擬信號(hào)I(t)的最高頻率分量的頻率為fimax，則fs≥2fimax S(t)=1:開關(guān)閉合S(t)=0:開關(guān)斷開本文檔共55頁；當(dāng)前第33頁；編輯于星期一\18點(diǎn)0分采得模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)都需要一定時(shí)間，為了給后續(xù)的量化編碼過程提供一個(gè)穩(wěn)定的值，在取樣電路后要求將所采樣的模擬信號(hào)保持一段時(shí)間。取樣與保持電路及工作原理本文檔共55頁；當(dāng)前第34頁；編輯于星期一\18點(diǎn)0分2.量化與編碼

數(shù)字信號(hào)在數(shù)值上是離散的。采樣–保持電路的輸出電壓還需按某種近似方式歸化到與之相應(yīng)的離散電平上，任何數(shù)字量只能是某個(gè)最小數(shù)量單位的整數(shù)倍。

量化后的數(shù)值最后還需通過編碼過程用一個(gè)代碼表示出來。經(jīng)編碼后得到的代碼就是A/D轉(zhuǎn)換器輸出的數(shù)字量。量化編碼本文檔共55頁；當(dāng)前第35頁；編輯于星期一\18點(diǎn)0分

在量化過程中由于所采樣電壓不一定能被整除，所以量化前后一定存在誤差，此誤差我們稱之為量化誤差，用表示。

量化誤差屬原理誤差，它是無法消除的。A/D轉(zhuǎn)換器的位數(shù)越多，各離散電平之間的差值越小，量化誤差越小。

兩種近似量化方式：只舍不入量化方式和四舍五入的量化方式。3.量化誤差：量化前的電壓與量化后的電壓差4.量化方式本文檔共55頁；當(dāng)前第36頁；編輯于星期一\18點(diǎn)0分011111101011000110100010000Δ=0v7Δ=7/8v6Δ=6/8v5Δ=5/8v4Δ=4/8v3Δ=3/8v2Δ=2/8v1Δ=1/8v輸入信號(hào)編碼量化后電壓a)只舍不入量化方式:量化中把不足一個(gè)量化單位的部分舍棄；對于等于或大于一個(gè)量化單位部分按一個(gè)量化單位處理。最大量化誤差為：最小量化單位＝1/8VΔ=1LSB=1/8V例：將0~1V電壓轉(zhuǎn)換為3位二進(jìn)制代碼本文檔共55頁；當(dāng)前第37頁；編輯于星期一\18點(diǎn)0分b)四舍五入量化方式:量化過程將不足半個(gè)量化單位部分舍棄，對于等于或大于半個(gè)量化單位部分按一個(gè)量化單位處理。最大量化誤差為：最小量化單位：011111101011000110100010000Δ=0v7Δ=14/15v6Δ=12/15v5Δ=10/15v4Δ=8/15v3Δ=6/15v2Δ=4/15v1Δ=2/15v輸入信號(hào)編碼模擬電平Δ=1LSB=

2/15V＝1/15V例：將0~1V電壓轉(zhuǎn)換為3位二進(jìn)制代碼本文檔共55頁；當(dāng)前第38頁；編輯于星期一\18點(diǎn)0分10.2.2并行比較型A/D轉(zhuǎn)換器精密電阻網(wǎng)絡(luò)VREF/153VREF/157VREF/159VREF/1511VREF/155VREF/1513VREF/151、電路組成本文檔共55頁；當(dāng)前第39頁；編輯于星期一\18點(diǎn)0分VI=8VREF/151111000001本文檔共55頁；當(dāng)前第40頁；編輯于星期一\18點(diǎn)0分

vI

CO1CO2CO3CO4CO5CO6CO7

D2D1D0

7VREF/15

vI9VREF/15

0001111100

9VREF/15

vI11VREF/15

0011111101

5VREF/15

vI7VREF/15

0000111011

3VREF/15

vI

5VREF/15000001101011VREF/15

vI13VR/15

011111111013VREF/15

vI15VREF/15

1111111111

VREF/15

vI

3VREF/15

0000001001

0vIVREF/15

0000000000

根據(jù)各比較器的參考電壓值，可以確定輸入模擬電壓值與各比較器輸出狀態(tài)的關(guān)系。比較器的輸出狀態(tài)由D觸發(fā)器存儲(chǔ)，經(jīng)優(yōu)先編碼器編碼，得到數(shù)字量輸出。本文檔共55頁；當(dāng)前第41頁；編輯于星期一\18點(diǎn)0分2、電路特點(diǎn)：在并行A/D轉(zhuǎn)換器中，輸入電壓I同時(shí)加到所有比較器的輸入端。如不考慮各器件的延遲，可認(rèn)為三位數(shù)字量是與I輸入時(shí)刻同時(shí)獲得的。所以它的轉(zhuǎn)換時(shí)間最短。缺點(diǎn)是電路復(fù)雜，如三位ADC需7個(gè)比較器、7個(gè)觸發(fā)器、8個(gè)電阻。位數(shù)越多，電路越復(fù)雜。為了解決提高分辨率和增加元件數(shù)的矛盾，可以采取分級(jí)并行轉(zhuǎn)換的方法。單片集成并行比較型A/D轉(zhuǎn)換器的產(chǎn)品很多，如AD公司的AD9012(TTL工藝8位)、AD9002(ECL工藝，8位)、AD9020(TTL工藝，10位)等。本文檔共55頁；當(dāng)前第42頁；編輯于星期一\18點(diǎn)0分所加砝碼重量

結(jié)果

10.2.3逐次比較型A/D轉(zhuǎn)換器逐次逼近轉(zhuǎn)換過程與用天平稱物重非常相似。第一次8克砝碼總重<待測重量Wx

，8克砝碼保留8克第二次再加4克砝碼總重仍<待測重量Wx

，4克砝碼保留12克第三次再加2克砝碼總重>待測重量Wx

，2克砝碼撤除12克第四次再加1克砝碼總重＝待測重量Wx

，1克砝碼保留13克1.轉(zhuǎn)換原理所用砝碼重量：8克、4克、2克和1克。設(shè)待秤重量Wx=13克。本文檔共55頁；當(dāng)前第43頁；編輯于星期一\18點(diǎn)0分

轉(zhuǎn)換原理

100…0100…0I

≥5V

1A=6.84VVREF=10V第一個(gè)CP：本文檔共55頁；當(dāng)前第44頁；編輯于星期一\18點(diǎn)0分

轉(zhuǎn)換原理

第二個(gè)CP：010…0110…010I

<7.5VI=6.84VVREF=10V本文檔共55頁；當(dāng)前第45頁；編輯于星期一\18點(diǎn)0分

轉(zhuǎn)換原理第三個(gè)CP：001…0101…0I

≥6.25V101A=6.84VVREF=10V本文檔共55頁；當(dāng)前第46頁；編輯于星期一\18點(diǎn)0分10000000A=6.84VVREF=10V1010111111000000101000001011000010101000101011001010111010101111本文檔共55頁；當(dāng)前第47頁；編輯于星期一\18點(diǎn)0分小結(jié)：1、

逐次比較型A/D轉(zhuǎn)換器輸出數(shù)字量