數(shù)字電路555定時電路及其應用

試驗六555定時電路及其應用一、試驗目的15552555二、試驗原理集成定時器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應用格外廣泛。它是一種產(chǎn)生時間延遲和多種脈沖信號的電路，由于內(nèi)部電壓標準使用了三個5K555CMOS555或556CMOS產(chǎn)品型號最終四位數(shù)碼都是7555或7556，二者的規(guī)律功能和引腳排列完全一樣，易于互換。55575555567556V＝CC+5V～+15V，200mA，CMOS+3～+18V。5556－1RST，比較器的參考電壓由三只5KΩ的電阻器構成的分壓器供給A1A22/3VCC

。A1A2的輸出端掌握RSCC當輸入信號自6腳，即高電平觸發(fā)輸入并超過參考電平2/3VCC

時，觸發(fā)器復位，555321/3VCC555的3R4腳，D當RD＝0，555輸出低電平。尋常RD 端開路或接V。CC6－1555V是掌握電壓端〔5腳，尋常輸出2/3VC

A15接一個輸入電壓，即轉(zhuǎn)變了比較器的參考電平，從而實現(xiàn)對輸出的另一種掌握，在不0.01μf以確保參考電平的穩(wěn)定。TT7放電通路。555定時器主要是與電阻、電容構成充放電電路，并由兩個比較器來檢測電容器上的電壓，以確定輸出電平的凹凸和放電開關管的通斷。這就很便利地構成從微秒到數(shù)格外鐘的延時電路，可便利地構成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。三、試驗設備與器件1、現(xiàn)代數(shù)字電路系統(tǒng)試驗箱 2、直流數(shù)字萬用表3、74ls555電位器、電阻、電容假設干四、試驗內(nèi)容6－2施密特觸發(fā)器16－2施密特觸發(fā)器25556－3占空比固定的多諧振蕩器6－3占空比可調(diào)的多諧振蕩器五、試驗預習要求15552、擬定試驗中所需的數(shù)據(jù)、表格等。3、如何用示波器測定施密特觸發(fā)器的電壓傳輸特性曲線？六、試驗報告1、繪出施密特觸發(fā)器的傳輸特性曲線，定量繪出觀測到的波形2、分析、總結試驗結果EDA試驗一、QuartusII工具軟件介紹及規(guī)律門電路試驗QuartusII軟件概述QuartusII軟件是Altera公司最版本的EDAAPEXCyclone系列、Stratix系列和Excalibur系列等型系列器件的開發(fā)。含有工作組計算、集成規(guī)律、EDA工具集成、多過程支持、增加重編譯和IP集成等特性。支持百萬I/OQuartusII開發(fā)軟件為可編程片上系統(tǒng)〔SOPC〕設計供給了一個完整的設計環(huán)境。無論是使用個人電腦、NUIXLinuxQuartusII程功能。為了保證QuartusIIQuartusII必需設置license.datQuartusIIspecifyvalidlicensefile,ok對話框中選擇License.dat文件或在C盤下找到license.dat文件〔c:\alter\quartus50\license.dat。就可以進展工程設計的一系列工作了。QuartusII輸入的設計過程可分為創(chuàng)立工程、輸入文件、工程編譯、工程校驗和編程下載等幾個步驟。原理圖輸入的設計過程原理圖是設計人員最為生疏的電路描述方法，QuartusII供給了圖形編輯器，通.bdf原理圖文件產(chǎn)生后，需要進展設計編譯處理、波形仿真、器件編程。為簡化原理圖的設計過程，QuartusII建立了常用的符號庫，在庫中供給了各種規(guī)律功能的符號，包括宏功能〔Macrofunction〕符號和圖元〔Primitive〕等，供設計人員直接調(diào)用?，F(xiàn)通過一個簡潔設計實例說明原理圖輸入的設計過程。1：2d:\nand2_lab1nand2_lab1。D“nand2_lab1”文件夾。1QuartusII〔NewProjectWizard〕創(chuàng)立一個工程。步驟如下：1〕翻開QuartusII5.0軟件界面，在“文件”菜單下選擇“NewProjectWizard”，1.11.1NewProjectWizard點選第一行右側(cè)的“?”選擇工程名目為“d:\nand2_lab1”，在其次行輸入工程名稱：nand2_lab1，第三行默認把工程名設為頂層文件名，點擊“next”建工程向?qū)浯雾?，如圖1.2，該窗口可為工程添加已經(jīng)編輯好的程序文件，默認為空，點擊“next”，1.2NewProjectWizard1.3，F(xiàn)PGAFamily下拉框內(nèi)選擇“MAX7000SAvaliabledevices窗口選擇芯片型號為：EPM7128SLC84-15“next”1.3NewProjectWizard1.4，EDA合、仿真、時序分析等工作，本試驗默認不選，點擊“next”1.4NewProjectWizard建工程向?qū)У谖屙?，如圖1.5，1.5NewProjectWizard該窗口為建立的工程信息，點擊“Finish”工程建立完畢。建立工程后，可以使Assignmentssettings2建立原理圖文件 選擇菜單File\New?，在消滅的對話框中選擇DesignFiles\BlockDiagram\SchematicFile，則翻開圖形編輯器，消滅空白的原理圖文件，如圖1.6所示。1.6QuartusII原理圖編輯器窗口左側(cè)和上方有假設干工具條按鈕，當把鼠標移工具條某個按鈕上，在窗口的下面可看到該工具按鈕的功能提示，使用工具條按鈕，可便利軟件的操作。編輯規(guī)律電路圖的主要工作有：調(diào)用元器件、連接元器件、定義輸入輸出等。1使用模塊符號庫調(diào)用元器件在圖形編輯器窗口下，選擇菜單Edit\InsertSymbol?或點擊工具欄中模塊符號圖標，也可以直接在編輯器空白處雙擊鼠標左鍵，消滅Symbol以選擇各種規(guī)律電路符號，便利繪制原理圖時使用。othersSymbolFiles7400name7400，OK7400，1.7。1.7選擇符號對話框primitvesSymbolFilesVccgndOK，這時窗Vccgndnand2，將它放在適宜的位置。在調(diào)用符號時，假設已經(jīng)知道符號名，也可直接在Name文字框中鍵入符號名，OKSymbol對話框左下角的三個復選框表示輸入符號的不同方式：連續(xù)輸入符號〔Repeat-insertMode、以圖表模塊形式輸入符號〔InsertSymbolAsBlock宏模塊導航MegaWizardPlug-InManager〔LaunchMegaWizardPlug-In。QuartusII已經(jīng)預先存放了設計中常用的電路模塊符號，在進展原理圖設計輸入時可以隨時調(diào)用。QuartusII在安裝名目c:\Altera/50/quartus/libraries/下，設有三個子名目分別存放了三個庫。megafunctions〔宏功能模塊〕宏功能模塊是參數(shù)化的模塊，模塊的各個參數(shù)由設計者為滿足設計要求自行定制，只要修改模arithmetic、門單元模gates、I/OIOstorage。others〔其它模塊〕這是一個與maxplux2兼容的模塊庫，包含74系列的器件符號和各種組合電路模塊符號，在模塊編輯器中可以查看符號內(nèi)部的電路構造。例如，輸入二選一數(shù)據(jù)選擇器符號21mux，在模塊編輯21muxprimitves〔圖元〕緩沖器根本規(guī)律符號引腳符號storage〔觸發(fā)器〕other〔其它功能模塊pininputoutput，這兩個引腳是任何原理圖文件都要用到的引腳符號。自己創(chuàng)立模塊符號nand2-lab1。單擊某個規(guī)律符號，則該規(guī)律符號的邊框變成藍色，這個過程稱之為激活符號，符號激活后可以進展移動、拖動、旋轉(zhuǎn)、復制、刪除等操作。雙擊某個規(guī)律符號，可翻開該符號的底層文件，了解規(guī)律符號的功能。2符號連接在QuartusII的模塊編輯器中有“智能”連接工具〔節(jié)點、總線和管道工具〕可用于連接模塊和符號。管道用于連接圖表模塊，代表進出模塊的一個或多個I/O信號的總線組。規(guī)律符號引腳之間的連接有2種方法——直接畫線法和命名法。將鼠標移到規(guī)律符號的一個引腳上，這時鼠標自動變成“+”，單擊鼠標左鍵并拖至另一規(guī)律符號引腳處松開左鍵，則完成一根連線，這就是直接畫線法。上沒有真正物理上的連接，通過規(guī)律符號引腳的引出線名稱一樣實現(xiàn)實際的連接，這就是命名法。承受命名法，圖形簡潔、清楚、易讀，是廣泛使用的方法。具體操作為單擊某根連線，使連線呈紅色即激活連線，然后填寫名稱，實現(xiàn)對該連線的命名。或PropertiesNodeProperties對話框General線名，點擊確定按鈕。nodelinebuslineconduitline種連接方式可供修改。3定義輸入輸出引腳這個過程包括調(diào)用輸入輸出符號和對它們命名兩個過程。原理圖的輸入輸出必需連接相應的引腳，并對引腳進展命名才能使用。輸入輸出引腳包括bidir〔雙向引腳、input〔輸入引腳、output〔輸入引腳〕三種類型，可以利用調(diào)用符號的方法在符號庫中調(diào)用。調(diào)出的輸入輸出引腳要與相應的輸入輸出連接，即對引腳進展命名。鼠標右鍵單擊引腳符號，翻開Properties屬性對話框，在General欄的Pinname(s)中填寫自定義的引腳名稱?；蛘哂檬髽酥赶蛞_符號的pin_name，雙擊鼠標，使其襯底變黑，鍵入引腳名稱，按回車鍵，自動指向下一個引腳的pin_name處，按同樣方法命名其它輸入輸出符號。、保存文件

1.8完整的與非門規(guī)律電路圖選擇fileSaved:\nand2_lab1nand2_lab13、工程編譯保存原理圖文件后，執(zhí)行菜單命令project/setastop-levelentity，將當前編輯的文件設為頂層實體文件，就可以對其進展編譯、仿真和其它操作。1.9將當前文件設置為頂層文件翻開“Processing”“StartCompilation”1.9，編譯器將運行預先指定的各個模塊的功能，運行挨次依次為：編譯網(wǎng)表提取、數(shù)據(jù)庫建立、規(guī)律綜合、規(guī)律適配、定時模擬網(wǎng)表文件的提取、裝配。1.9設計工程編譯編譯成功后，編譯器產(chǎn)生相應的輸出文件。假設有錯誤，編譯器停頓編譯，并給出錯誤信息，雙擊錯誤信息條，一般可給出錯誤之處，依據(jù)“Messages”消息欄給出的錯誤提示修改程序，保存后再次編譯，直至全部錯誤均改正后，系統(tǒng)會彈出編譯完畢窗口，顯示零錯誤零警告〔一般警告信息可以無視〕，單擊“確定”按鈕，消滅編譯狀態(tài)顯示窗口，如圖1.10，編譯報告給出全部編譯結果，包括硬件信息、資源占用率等信息。4、設計工程波形仿真

1.10編譯狀態(tài)顯示窗口波形仿真是在波形編輯器中將設計的規(guī)律功能用波形圖的形式顯示，通過查看波形圖，檢查設計的規(guī)律功能是否符合設計要求。波形仿真的目的是進一步檢驗設計文件描述的規(guī)律功能能否實現(xiàn)預期的目標。波形仿真分析是驗證規(guī)律功能正確性必不行少的環(huán)節(jié)。波形仿真的步驟包括建波形文件、設置波形仿真器、插入仿真節(jié)點、編輯輸入波形、運行仿真器、檢查輸出波形是否符合設計要求。建立波形圖文件關閉編譯報告窗口后，在“文件”菜單下選擇“New”，選中“otherfiles”標簽頁，在彈出的窗口點擊“VectorWaveformFile”點擊“OK”翻開波形編輯窗口，1.11。1.11建波形圖編輯窗口定義仿真觀測的輸入輸出節(jié)點在波形編輯窗口左側(cè)欄的 Name欄目下單擊鼠標右鍵，消滅浮動菜單，選擇“Insert\InsertNoteorBus?”消滅“InsertNoteorBus?”對話框，點擊“NodeFinder?”按鍵，消滅“NodeFinder”對話框，如圖1.12，查找節(jié)點信息，插入節(jié)點。在圖中“Filter：”選項下選擇管腳類型為“Pins：all”List可在左下側(cè)區(qū)域看到設計工程中的輸入輸出信號，單擊按鈕“》”，將這些信號選擇到“SelectedNodes”區(qū)，表示對這些信號進展觀測。1.12“InsertNoteorBus?”插入節(jié)點對話框OK，1.13。1.13波形編輯窗口保存波形文件，文件名為nand2_lab1.vwf〔注：擴展名默認不填，文件名與工程名同名〕為輸入信號賦值波形編輯器窗口左側(cè)為信號賦值工具條，依據(jù)實際要求點選工具按鈕對輸入信號賦值。為便利賦值，先掃瞄一下與此有關的工具條按鈕和菜單。1為輸入信號a，b賦值：選中、b，。2設置仿真時間EditEndTime?EndTimetime100us。1.14仿真時間設置窗口再次保存波形文件，窗口如圖1.151.15定義了輸入信號的波形仿真窗口時序仿真ProcessingStartSimulation口會顯示出仿真進程，仿真完畢后，仿真結果已傳遞給波形文件。單擊OpenSCF按鈕，可翻開波形文件，如圖1.16所示。觀看輸出的波形，即考察在輸入信號的鼓勵下，電路的響應是否正確。圖中的窄脈沖是競爭冒險所致。5、編程下載

1.16器件編程就是編譯和波形仿真正確后，QuartusII.pof.sofFPGAFPGA執(zhí)行設計文件描述的功能。器件編程步驟：編程硬件連接、編程文件的產(chǎn)生、運行編程操作。器件編程操作FPGA編程硬件連接在進展編程操作之前，首先將下載電纜的一端與PC機對應的端口進展相連，下載電纜的另一端與編程器件相連，下載電纜連接好后才能進展編程器的操作。編程電PCEDAByteBlasterByteBlaster10BTGY-EDA試驗箱的陽極頭插座，接通電源。指定目標器件Settings對話框CagegoryDevice1.171.17FamilyMAX7000S；AvailableDeviceEPM7128SLC84-15。Showin‘Availabledevices’list別；管腳安排Assignments\PinsAssignmentEditor1.18由于設計工程已經(jīng)進展過編譯，因此在節(jié)點列表區(qū)會自動列出全部信號的名稱，在需要鎖定的節(jié)點名處，雙擊引腳鎖定區(qū)Location，在列出的引腳號中進展選擇。例如，a121.18BTGY-EDAEDAa，bsLEDnand2_lab1信號名對應器件名物理引腳號a〔輸入〕S1〔數(shù)據(jù)開關〕12b〔輸入〕S2〔數(shù)據(jù)開關〕18C〔輸出〕L17〔LED〕24選擇了器件和安排了管腳后，肯定要重運行編譯器方能使之生效。！重編譯后的規(guī)律電路圖上消滅已安排的管腳號?？勺鲿r序仿真再次觀看仿真結果正確與否，然后進展下一步：器件編程\配置。編程下載〔即硬件驗證〕將下載用的十針扁平電纜一端插入計算機并行口，另一端插入EDA試驗箱的電纜插口，接通試驗箱電源。翻開tools菜單，選擇Programmer翻開下載窗口。彈出窗口如下圖，HardwareSetup按鈕右側(cè)顯示“NoHardwar的下載硬件，需要配置下載電纜設置。HardwareSetupHardwareSetup對話框，再點擊AddHardwareAddHardwareHardwaretype下拉菜單中選擇ByteBlasterMVorByteBlasterIIPortLPT1，點擊OKclose，即完成編程電纜的添加。過程如以下圖所示：Program/Configure選項，點擊Start，把程序下載到FPGA。此時，F(xiàn)PGA內(nèi)部已經(jīng)完成一個與非門電路設計，依據(jù)管腳安排表內(nèi)對應的器件2到目前為止，我們已經(jīng)在Quartus下實現(xiàn)一個完整的設計工程。在這個設計中，一些工具條和快捷按鈕的使用請閱讀窗口中的提示，并不斷摸索以求嫻熟把握，提高設計速度。EDA試驗二、異步四位二進制計數(shù)器設計試驗2：74160〔十進制計數(shù)器〕248421BCDd:\textcount24?！瞕text〕1、創(chuàng)立工程文件利用QuartusII軟件創(chuàng)立工程向?qū)А睳ewProjectWizard〕“d:\text”count24nand2_lab12、輸入原理圖文件建立原理圖文件File\New?DesignFiles\BlockDiagram\SchematicFile2.12.1QuartusII編輯原理圖文件編輯規(guī)律電路圖的主要工作有：調(diào)用元器件、連接元器件、定義輸入輸出等。1 使用模塊符號庫調(diào)用元器件othersSymbolFiles74160name74160，OK741602.2。2.2選擇符號對話框primitvesSymbolFilesnand2OK，這時窗nand2Vcc、gnd2符號連接重復上節(jié)符號調(diào)用、符號連接、符號命名的過程，畫出count24規(guī)律電路圖，如2.33定義輸入輸出引腳count24input，輸出引腳output2分別命名為en、clk，作為計數(shù)器使能輸入、時鐘輸入；復制8個輸出符號，分別命q0、q1、q2、q3q4、q5、q6q7，分別作為計數(shù)器的個位、十位8421BCD2.4所示。一個完整的規(guī)律電路圖輸入完畢，電路如圖2.5。2.3count242.42.5count24保存文件fileSave項，文件放在d:\text名目下，文件名count24。3、工程編譯保存原理圖文件后，執(zhí)行菜單命令project/setastop-levelentity，將當前編輯的文件設為頂層實體文件，就可以對其進展編譯。翻開“Processing”菜單，點擊“StartCompilation”執(zhí)行完全編譯4、工程仿真建立波形圖文件在“文件”菜單下選擇“New”，選中“otherfiles”標簽頁，在彈出的窗口點擊“VectorWaveformFile”點擊“OK”翻開波形編輯窗口。定義仿真觀測的輸入輸出節(jié)點在波形編輯窗口左側(cè)欄的 Name欄目下單擊鼠標右鍵，消滅浮動菜單，選擇“Insert\InsertNoteorBus?”消滅“InsertNoteorBus?”對話框，點擊“NodeFinder?”按鍵，消滅“NodeFinder”對話框，查找節(jié)點信息，插入節(jié)點。count24插入節(jié)點對話框如圖2.6所示。2.6count24單擊OK，消滅波形編輯器窗口。保存波形文件，文件名為count24.vwf〔注：擴展名默認不填，文件名與工程名同名〕為輸入信號賦值波形編輯器窗口左側(cè)為信號賦值工具條，依據(jù)實際要求點選工具按鈕對輸入信號賦值。1〕為時鐘信號clk賦值：單擊clk，使其呈藍色即選中了clk，單擊為時鐘信號賦值工具按鈕，彈出Clock2.7，Period40nsOK。2.7clkenen，1en1。保存已包含輸入鼓勵信號波形文件。保存波形文件，如圖2.8。2.8時序仿真：ProcessingBeginSimulationcount242.92.9count24為便利觀測，可將q3、q2、q1、q0定義成一組總線。具體方法如下：Nameq3、q2、q1、q0選擇GroupGroup2.10GroupNameq[3..0HEX〔16OK，q[3..0]。q7、q6、q5、q4q[7..4]，方法同上。2.10定義總線的對話框現(xiàn)在