微機(jī)原理與接口技術(shù)存儲(chǔ)系統(tǒng)

微機(jī)原理與接口技術(shù)存儲(chǔ)系統(tǒng)第1頁，課件共106頁，創(chuàng)作于2023年2月5.1概述5.2半導(dǎo)體存儲(chǔ)器5.3半導(dǎo)體存儲(chǔ)器與CPU的連接方法5.4外存儲(chǔ)器簡(jiǎn)介5.5新型存儲(chǔ)器技術(shù)2023/7/112第2頁，課件共106頁，創(chuàng)作于2023年2月5.1概述存儲(chǔ)系統(tǒng)：計(jì)算機(jī)中存放程序和數(shù)據(jù)的各種存儲(chǔ)設(shè)備、控制部件及管理信息調(diào)度的設(shè)備(硬件)和算法(軟件)所組成的系統(tǒng)。其中，存儲(chǔ)器是存儲(chǔ)系統(tǒng)中最核心的設(shè)備。存儲(chǔ)器：具有記憶功能的部件，由大量的記憶單元(基本存儲(chǔ)電路)組成，而記憶單元是用一種具有兩種穩(wěn)定狀態(tài)的物理器件來表示二進(jìn)制數(shù)的0和1，一個(gè)記憶單元能存儲(chǔ)二進(jìn)制數(shù)的1位。2023/7/113第3頁，課件共106頁，創(chuàng)作于2023年2月1、按構(gòu)成存儲(chǔ)器的介質(zhì)分類半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光表面存儲(chǔ)器2、按存儲(chǔ)器的存取方式分類隨機(jī)存儲(chǔ)器、順序存儲(chǔ)器、直接存取存儲(chǔ)器3、按信息的可保存性分類非永久性記憶存儲(chǔ)器：斷電后信息即消失(如RAM)

永久性記憶存儲(chǔ)器：斷電后仍能保存信息(如ROM、硬盤)4、按在計(jì)算機(jī)系統(tǒng)中位置分類寄存器、緩沖存儲(chǔ)器(Cache)、主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存)5.1.1存儲(chǔ)器的分類2023/7/114第4頁，課件共106頁，創(chuàng)作于2023年2月

內(nèi)存用來存放CPU當(dāng)前要運(yùn)行的程序和數(shù)據(jù)，CPU可直接用指令對(duì)內(nèi)存進(jìn)行讀/寫；外存用來存放CPU當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)，CPU不能直接用指令對(duì)外存進(jìn)行讀/寫。

在CPU和內(nèi)存中間設(shè)置高速緩存(Cache)是解決存取速度的重要方法，它構(gòu)成了高速緩存與內(nèi)存間的一個(gè)存儲(chǔ)層次。從CPU的角度看，它解決了速度與成本之間的矛盾。2023/7/115第5頁，課件共106頁，創(chuàng)作于2023年2月1、存儲(chǔ)容量存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息的總位數(shù)（1）存儲(chǔ)容量=存儲(chǔ)器單元數(shù)×每單元二進(jìn)制位數(shù)(或寄存器位數(shù))（2）換算關(guān)系：1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB5.1.2存儲(chǔ)器的主要技術(shù)指標(biāo)微機(jī)系統(tǒng)存儲(chǔ)器的性能指標(biāo)很多，如存儲(chǔ)容量、存取速度、存儲(chǔ)器的可靠性、功耗、價(jià)格、性能價(jià)格比及電源種類等，但從功能和接口電路的角度來看，最重要的性能指標(biāo)是存儲(chǔ)容量、存取速度、可靠性和性價(jià)比。1EB=1024PB

1PB=1024TB2023/7/116第6頁，課件共106頁，創(chuàng)作于2023年2月2、存取速度（1）存取時(shí)間：從CPU發(fā)出有效的存儲(chǔ)器地址到讀出或?qū)懭霐?shù)據(jù)完畢所經(jīng)歷的時(shí)間。時(shí)間越小，存儲(chǔ)速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。（2）存取周期：連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器讀／寫操作所需的最小時(shí)間間隔。一般情況下，存取周期略大于存取時(shí)間。3、存儲(chǔ)器的可靠性用平均故障間隔時(shí)間MTBF（MeanTimeBetweenFailures）來衡量。MTBF越長(zhǎng)，可靠性越高。2023/7/117第7頁，課件共106頁，創(chuàng)作于2023年2月4、性價(jià)比性能主要包括存儲(chǔ)器容量、存儲(chǔ)周期和可靠性三項(xiàng)內(nèi)容。性價(jià)比是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合指標(biāo)，對(duì)于不同的存儲(chǔ)器有不同的要求：對(duì)外存，要求容量大，對(duì)緩存，要求速度非常快，容量不一定大。5、其他指標(biāo)其他技術(shù)指標(biāo)還有功耗、體積、重量、價(jià)格等。2023/7/118第8頁，課件共106頁，創(chuàng)作于2023年2月1、存儲(chǔ)系統(tǒng)的體系結(jié)構(gòu)把各種不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)構(gòu)組成多層存儲(chǔ)器，并通過管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中。5.1.3存儲(chǔ)系統(tǒng)的體系結(jié)構(gòu)2023/7/119第9頁，課件共106頁，創(chuàng)作于2023年2月2023/7/1110第10頁，課件共106頁，創(chuàng)作于2023年2月CPU寄存器組輔助存儲(chǔ)器主存儲(chǔ)器Cache速度快慢容量小大價(jià)格高低2023/7/1111第11頁，課件共106頁，創(chuàng)作于2023年2月5.2半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的半導(dǎo)體器件組成。能存放1位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個(gè)存儲(chǔ)元，若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。2023/7/1112第12頁，課件共106頁，創(chuàng)作于2023年2月5.2.1半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器雙極型(常用作高速緩存)金屬氧化物半導(dǎo)體型(常用作內(nèi)存)由于半導(dǎo)體存儲(chǔ)器具有存取速度快、集成度高、體積小、功耗低、應(yīng)用方便等優(yōu)點(diǎn)，它已被廣泛地采用組成微型計(jì)算機(jī)的內(nèi)存儲(chǔ)器。1.按制造工藝分類2023/7/1113第13頁，課件共106頁，創(chuàng)作于2023年2月RAM靜態(tài)存儲(chǔ)器（SRAM）動(dòng)態(tài)存儲(chǔ)器（DRAM）半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）2.按存取方式分類2023/7/1114第14頁，課件共106頁，創(chuàng)作于2023年2月ROM掩膜ROMPROM：可編程ROMEPROM：可擦除可編程ROME2PROM：電可擦除可編程ROM2023/7/1115第15頁，課件共106頁，創(chuàng)作于2023年2月隨機(jī)存取存儲(chǔ)器（RAM）RAM也稱讀/寫存儲(chǔ)器RAM，即CPU在運(yùn)行過程中能隨時(shí)進(jìn)行數(shù)據(jù)的讀出和寫入。RAM中存放的信息在關(guān)閉電源時(shí)會(huì)全部丟失，所以，RAM是易失性存儲(chǔ)器，只能用來存放暫時(shí)性的輸入/輸出數(shù)據(jù)、中間運(yùn)算結(jié)果和用戶程序，也常用它來與外存交換信息或用作堆棧。通常人們所說的微機(jī)內(nèi)存容量就是指RAM存儲(chǔ)器的容量。按照RAM存儲(chǔ)器存儲(chǔ)信息電路原理的不同，RAM可分為靜態(tài)RAM和動(dòng)態(tài)RAM。2023/7/1116第16頁，課件共106頁，創(chuàng)作于2023年2月靜態(tài)RAM(SRAM)其特點(diǎn)是：基本存儲(chǔ)電路一般由MOS晶體管觸發(fā)器組成，每個(gè)觸發(fā)器可存放1位二進(jìn)制的0或1。只要不斷電，所存信息就不會(huì)丟失。因此SRAM工作速度快，穩(wěn)定可靠，不需要外加刷新電路。但它的基本存儲(chǔ)電路所需的晶體管多，集成度不易做的很高，功耗也較大。一般用作計(jì)算機(jī)系統(tǒng)的高速緩沖存儲(chǔ)器Cache2023/7/1117第17頁，課件共106頁，創(chuàng)作于2023年2月由于DRAM是以MOS管柵極和襯底間的電容上的電荷來存儲(chǔ)信息的，而MOS管柵極上的電荷會(huì)因漏電而泄放，所以存儲(chǔ)單元中的信息只能保持若干毫秒。為此，要求在1~3ms中周期性地刷新存儲(chǔ)單元，而DRAM本身不具備刷新功能，必須附加刷新電路。DRAM的工作速度要比SRAM慢得多。動(dòng)態(tài)RAM(DRAM)一般用作計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器2023/7/1118第18頁，課件共106頁，創(chuàng)作于2023年2月只讀存儲(chǔ)器（ROM）

只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出，不能寫入信息的存儲(chǔ)器。在使用ROM時(shí)，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BIOS程序等。只要一接通電源，這些程序就能自動(dòng)地運(yùn)行。根據(jù)ROM信息寫入的方式，ROM可分為4種：掩膜型ROM：其編程只能由器件制造廠在生產(chǎn)時(shí)定型，即一旦制作完畢，其內(nèi)容就固定了，用戶自己無法操作編程。由于其使用可靠，大量生產(chǎn)成本很低所以當(dāng)產(chǎn)品已被定型而大批量生產(chǎn)時(shí)可選擇使用它。2023/7/1119第19頁，課件共106頁，創(chuàng)作于2023年2月可編程ROM(PROM)：出廠時(shí)無信息，允許用戶根據(jù)需要編寫其中的內(nèi)容，但只允許編程一次。信息一旦寫入便永久固定，不能再改變。EPROM：擦除信息時(shí)要從電路上取下，置于紫外線或X光下照射十幾分鐘，才能將芯片上的信息全部擦除，然后在專用的編程器上將新的信息寫入。E2PROM：用特定的設(shè)備寫入，用一定的通電方式可擦除重寫，擦除信息時(shí)，不需要將芯片從電路板上拔下，而是直接用電信號(hào)進(jìn)行擦除，對(duì)其編程也是在線操作，因此改寫步驟簡(jiǎn)單。2023/7/1120第20頁，課件共106頁，創(chuàng)作于2023年2月半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）雙極型RAMMOS型RAM掩膜ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）半導(dǎo)體存儲(chǔ)器的分類（主存儲(chǔ)器）2023/7/1121第21頁，課件共106頁，創(chuàng)作于2023年2月5.2.2半導(dǎo)體存儲(chǔ)器的一般結(jié)構(gòu)1.基本存儲(chǔ)單元2.存儲(chǔ)體3.地址譯碼器4.片選與讀/寫控制電路5.數(shù)據(jù)線6.地址線7.I/O讀寫電路8.其他外圍電路2023/7/1122第22頁，課件共106頁，創(chuàng)作于2023年2月存儲(chǔ)體讀寫放大器數(shù)據(jù)寄存器地址譯碼器控制電路地址寄存器數(shù)據(jù)線OEWECS存儲(chǔ)器的組成框圖AB2023/7/1123第23頁，課件共106頁，創(chuàng)作于2023年2月1基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放1位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相對(duì)獨(dú)立的狀態(tài)0和1，并能夠在外部對(duì)其進(jìn)行識(shí)別和改變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器的類型不同。2023/7/1124第24頁，課件共106頁，創(chuàng)作于2023年2月

它是用來存儲(chǔ)信息的模塊，是由許多存儲(chǔ)單元按一定規(guī)則排列而成的矩陣。由于ASCII碼和漢字內(nèi)碼都是按8或16位來制定的，所以，通常把八個(gè)存儲(chǔ)元件作為一個(gè)整體來對(duì)待，即一個(gè)存儲(chǔ)單元。

從使用的角度來考慮，半導(dǎo)體存儲(chǔ)器芯片有兩種結(jié)構(gòu)：字結(jié)構(gòu)——把存儲(chǔ)單元的8位制造在一個(gè)芯片中，選中某一存儲(chǔ)單元時(shí)，該存儲(chǔ)單元的8位信息同時(shí)從一個(gè)芯片讀出或?qū)懭?。位結(jié)構(gòu)——把多個(gè)存儲(chǔ)單元的同一位或某幾位制造在一個(gè)芯片中。2存儲(chǔ)體(存儲(chǔ)矩陣)2023/7/1125第25頁，課件共106頁，創(chuàng)作于2023年2月其功能是根據(jù)輸入的地址編碼，選中芯片內(nèi)某個(gè)特定的單元。地址譯碼有兩種工作方式：線選譯碼方式---將地址編碼的全部位用一個(gè)譯碼器進(jìn)行譯碼。雙譯碼方式---將地址編碼分為兩部分，用兩個(gè)譯碼器(行譯碼器與列譯碼器)分別進(jìn)行譯碼，這樣可大大簡(jiǎn)化芯片的設(shè)計(jì)。3地址譯碼電路2023/7/1126第26頁，課件共106頁，創(chuàng)作于2023年2月譯碼器單元單元單元A0A1

A9單元121024線選譯碼結(jié)構(gòu)……….……….2023/7/1127第27頁，課件共106頁，創(chuàng)作于2023年2月行譯碼32行×32列構(gòu)成1024個(gè)單元列譯碼和I/O控制A0A1A2A3A41231321232數(shù)據(jù)輸入數(shù)據(jù)輸出R/WCEA9A8A7A6A5雙譯碼結(jié)構(gòu)（32行×32列組成的矩陣和外部的連接）2023/7/1128第28頁，課件共106頁，創(chuàng)作于2023年2月片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一個(gè)芯片來講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀/寫操作。片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來形成，而讀/寫控制電路則用來控制對(duì)芯片的讀/寫操作。4片選與讀/寫控制電路2023/7/1129第29頁，課件共106頁，創(chuàng)作于2023年2月5數(shù)據(jù)線數(shù)據(jù)線是雙向的，其位數(shù)與芯片可讀出或?qū)懭氲臄?shù)據(jù)位數(shù)有關(guān)，數(shù)據(jù)線的位數(shù)與容量有關(guān)。6地址線地址線是單向的，其位數(shù)與芯片容量有關(guān)。地址線和數(shù)據(jù)線共同決定了存儲(chǔ)芯片的容量。例如，地址線10根，數(shù)據(jù)線8根，則芯片容量為210*8=1KB2023/7/1130第30頁，課件共106頁，創(chuàng)作于2023年2月7I/O讀寫電路I/O讀寫電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來控制信息的讀出和寫入，必要時(shí)，還可包含對(duì)I/O信號(hào)的驅(qū)動(dòng)及放大處理功能。8其他外圍電路對(duì)不同類型的存儲(chǔ)系統(tǒng)，有時(shí)，還需要一些特殊的外圍電路，如動(dòng)態(tài)RAM中的預(yù)充電及刷新操作控制電路等，這也是存儲(chǔ)系統(tǒng)的重要組成部分。2023/7/1131第31頁，課件共106頁，創(chuàng)作于2023年2月5.2.3半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)×每單元的二進(jìn)制數(shù)位數(shù)存取時(shí)間實(shí)現(xiàn)一次讀/寫所需要的時(shí)間存取周期連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間可靠性：對(duì)環(huán)境溫度與電磁場(chǎng)變化的抗干擾能力。其他指標(biāo)2023/7/1132第32頁，課件共106頁，創(chuàng)作于2023年2月1、SRAM的基本存儲(chǔ)電路基本存儲(chǔ)電路是指存儲(chǔ)一位二進(jìn)制數(shù)的電路，又稱單元電路，是組成存儲(chǔ)器的基礎(chǔ)和核心。5.2.4靜態(tài)RAM（SRAM）X地址選擇Y地址選擇T8BT7AT6T5T2T1T4T3VCC所有存儲(chǔ)元共用此電路I/O

I/OT1、T2為工作管，T3、T4是負(fù)載管，T5、T6、T7、T8是控制管。該電路有兩種穩(wěn)定狀態(tài)：T1截止，T2導(dǎo)通為狀態(tài)“1”；T2截止，T1導(dǎo)通為狀態(tài)“0”。2023/7/1133第33頁，課件共106頁，創(chuàng)作于2023年2月特點(diǎn)：速度快，只要電源存在內(nèi)容就不會(huì)丟失。由于基本存儲(chǔ)電路由六個(gè)MOS管組成，集成度較低。由于T1、T2中必有一個(gè)管子導(dǎo)通，功耗較大。應(yīng)用：高速緩沖存儲(chǔ)器（Cachememory）用它組成。簡(jiǎn)單的計(jì)算機(jī)應(yīng)用系統(tǒng)用SRAM作存儲(chǔ)器。電路結(jié)構(gòu)簡(jiǎn)單。2、SRAM的結(jié)構(gòu)特點(diǎn)2023/7/1134第34頁，課件共106頁，創(chuàng)作于2023年2月3、典型SRAM芯片靜態(tài)RAMIntel2114引腳圖123456789A6A5A4A3A0A1A2CSGNDVccA7A8A9I/O1I/O2I/O3I/O4WE1817161514131211102114靜態(tài)RAMIntel6116引腳圖A7A6A5A4A3A2A1A0D0D1D2GNDVccA8A9WEOEA10CSD7D6D5D4D312345678910111261162423222120191817161514132023/7/1135第35頁，課件共106頁，創(chuàng)作于2023年2月2114芯片的主要引腳功能如下：A0～A9：10根地址信號(hào)輸入引腳。WE：讀/寫控制信號(hào)輸入引腳，當(dāng)WE為低電平時(shí)，使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)控制電路寫入被選中的存儲(chǔ)單元；反之從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。I/O1～I(xiàn)/O4：4根數(shù)據(jù)輸入/輸出信號(hào)引腳。CS:低電平有效，通常接地址譯碼器的輸出端。VCC：+5V電源。GND：地。2023/7/1136第36頁，課件共106頁，創(chuàng)作于2023年2月5.2.5動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）1、單管DRAM基本存儲(chǔ)電路刷新放大器T行選擇線列選擇線C數(shù)據(jù)輸入/輸出線2023/7/1137第37頁，課件共106頁，創(chuàng)作于2023年2月3、典型DRAM芯片Intel2164A引腳圖NCDinWERASA0A1A2VDDVssCASDoutA6A3A4A5A7123456781615141312111092164A2、DRAM的刷新方式周期性地對(duì)動(dòng)態(tài)存儲(chǔ)器進(jìn)行讀出、放大、再寫回。

2023/7/1138第38頁，課件共106頁，創(chuàng)作于2023年2月主要引腳功能：RAS：行地址選通信號(hào)，用于鎖存行地址。CAS：列地址選通信號(hào)。地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中。DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=O數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出WE：寫允許信號(hào)A0~A7：地址線輸入引腳，用來分時(shí)接收CPU送來的8位行、列地址。VDD:電源+5V，VSS：地N/C:未用引腳2023/7/1139第39頁，課件共106頁，創(chuàng)作于2023年2月只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出，不能寫入信息的存儲(chǔ)器。在使用ROM時(shí)，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序等。只要一接通電源，這些程序就能自動(dòng)地運(yùn)行。根據(jù)ROM信息寫入的方式，ROM可分為4種：掩膜型ROM：信息由芯片生產(chǎn)廠家寫入，用戶無法修改。PROM：出廠時(shí)無信息，用戶采用專用設(shè)備寫入。一旦寫入，就不能再修改。EPROM：用戶可用特定設(shè)備寫入，可用紫外光照將其內(nèi)容擦除，再重新寫入。E2PROM：用特定的設(shè)備寫入，用一定的通電方式可擦除重寫。5.2.6只讀存儲(chǔ)器ROM2023/7/1140第40頁，課件共106頁，創(chuàng)作于2023年2月掩膜ROM在制造時(shí)設(shè)計(jì)掩模版，用其來控制存儲(chǔ)內(nèi)容，在出廠時(shí)已完全固定下來，用戶使用時(shí)無法更改。由于其使用可靠，大量生產(chǎn)成本很低，所以當(dāng)產(chǎn)品已被定型而大批量生產(chǎn)時(shí)可選擇使用它。D2D1D0VccD3單元0（0101）字地址譯碼器字線1字線2字線3字線4單元1（1101）單元2（1010）單元3（0100）A1A01掩膜ROM2023/7/1141第41頁，課件共106頁，創(chuàng)作于2023年2月2023/7/1142第42頁，課件共106頁，創(chuàng)作于2023年2月2可編程ROM(PROM)

PROM存儲(chǔ)矩陣內(nèi)所有字線與位線的交叉處均連接有二極管或三級(jí)管，即出廠時(shí)，存儲(chǔ)單元的內(nèi)容是全“1”（或全“0”），使用時(shí)，用戶根據(jù)自己的需要，將某些位的內(nèi)容改寫（燒斷熔絲）即可，但只能改寫一次。PROM基本存儲(chǔ)電路字線Vcc位線熔絲2023/7/1143第43頁，課件共106頁，創(chuàng)作于2023年2月3可擦除可編程ROM(EPROM)SiO2浮柵P+P+DSN襯底++++EPROM基本存儲(chǔ)電路EPROM芯片的頂部有一個(gè)圓形的石英窗口，通過紫外線的照射可將片內(nèi)所有存儲(chǔ)信息擦除，根據(jù)需要可利用EPROM的專用編程器對(duì)其編程寫入，寫入后的信息可長(zhǎng)久保持，EPROM芯片可反復(fù)使用。2023/7/1144第44頁，課件共106頁，創(chuàng)作于2023年2月EPROM芯片上方有一個(gè)石英玻璃窗口，當(dāng)用一定波長(zhǎng)、一定光強(qiáng)的紫外線透過窗口照射時(shí)，所有存儲(chǔ)電路中浮柵上的電荷會(huì)形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。一般照射20～30分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除。

EPROM雖然可以多次編程，具有較好的靈活性，但在整個(gè)芯片中即使只有一個(gè)二進(jìn)制位需要修改，也必須將芯片從機(jī)器(或板卡)上拔下來利用紫外線光源擦除后重寫，因而給實(shí)際使用帶來不便。2023/7/1145第45頁，課件共106頁，創(chuàng)作于2023年2月4電可擦除可編程ROM(E2PROM)

E2PROM是一種可用電擦除和編程的只讀存儲(chǔ)器，既可以像RAM一樣隨機(jī)地進(jìn)行在線改寫，又可以像ROM一樣在掉電的情況下非易失地保存數(shù)據(jù)，其擦寫次數(shù)可達(dá)1萬次以上，數(shù)據(jù)可保存10年以上，可作為系統(tǒng)中可靠保存數(shù)據(jù)的存儲(chǔ)器，故E2PROM比EPROM具有更大的優(yōu)越性。2023/7/1146第46頁，課件共106頁，創(chuàng)作于2023年2月5Flash存儲(chǔ)器

FlashMemory兼有ROM和RAM的性能和高密度性，具有可靠的非易失性、快速電擦除性，其制造成本低、功耗低、可重復(fù)使用，可以擦寫百萬次以上。閃存也稱快擦寫存儲(chǔ)器，有人也簡(jiǎn)稱之Flash。從基本工作原理上看，閃存屬于ROM型存儲(chǔ)器，但由于它又可以隨時(shí)改寫其中的信息，所以從功能上看，它又相當(dāng)于隨機(jī)存儲(chǔ)器RAM。從這個(gè)意義上說，傳統(tǒng)的ROM與RAM的界限和區(qū)別在閃存上已不明顯。2023/7/1147第47頁，課件共106頁，創(chuàng)作于2023年2月(1)閃存的主要特點(diǎn)①可按字節(jié)、區(qū)塊或頁面快速進(jìn)行擦除和編程操作，也可按整片進(jìn)行擦除和編程，其頁面訪問速度可達(dá)幾十至200ns；②片內(nèi)設(shè)有命令寄存器和狀態(tài)寄存器，因而具有內(nèi)部編程控制邏輯，當(dāng)進(jìn)行擦除和編程寫入時(shí)，可由內(nèi)部邏輯控制操作；2023/7/1148第48頁，課件共106頁，創(chuàng)作于2023年2月③采用命令方式可以使閃存進(jìn)入各種不同的工作方式，例如整片擦除、按頁擦除、整片編程、分頁編程、字節(jié)編程、進(jìn)入備用方式、讀識(shí)別碼等；④可進(jìn)行在線擦除與編程，擦除和編程寫入均無需把芯片取下；⑤某些產(chǎn)品可自行產(chǎn)生編程電壓(VPP)，因而只用VCC供電，在通常的工作狀態(tài)下即可實(shí)現(xiàn)編程操作；⑥可實(shí)現(xiàn)很高的信息存儲(chǔ)密度。2023/7/1149第49頁，課件共106頁，創(chuàng)作于2023年2月2023/7/1150第50頁，課件共106頁，創(chuàng)作于2023年2月自編程序，用于工業(yè)控制或電器中PROM用于產(chǎn)品試制階段試編程序EPROMIC卡上存儲(chǔ)信息E2PROM固態(tài)盤、IC卡FlashMemory固化程序、微程序控制器ROM主存儲(chǔ)器DRAMCacheSRAM應(yīng)用存儲(chǔ)器2023/7/1151第51頁，課件共106頁，創(chuàng)作于2023年2月5.2.7高速緩沖存儲(chǔ)器（Cache)微型計(jì)算機(jī)系統(tǒng)的內(nèi)存通常采用動(dòng)態(tài)RAM構(gòu)成，具有價(jià)格低、容量大的特點(diǎn)，但由于DRAM采用MOS管電容的充放電原理來表示與存儲(chǔ)信息，其存取速度相對(duì)于CPU的信息處理速度來說較低。導(dǎo)致兩者速度不匹配，慢速存儲(chǔ)器限制了高速CPU的性能，影響了微機(jī)系統(tǒng)的運(yùn)行速度。2023/7/1152第52頁，課件共106頁，創(chuàng)作于2023年2月Cache的基本概念設(shè)置Cache的理由：CPU與主存之間在執(zhí)行速度上存在較大差異；高速存儲(chǔ)器芯片的價(jià)格較高；設(shè)置Cache的條件：程序的局部性原理時(shí)間局部性：最近的訪問項(xiàng)可能在不久的將來再次被訪問空間局部性：一個(gè)進(jìn)程所訪問的各項(xiàng)，其地址彼此很接近2023/7/1153第53頁，課件共106頁，創(chuàng)作于2023年2月Cache的命中率訪問內(nèi)存時(shí)，CPU首先訪問Cache，找到則“命中”，否則為“不命中”。命中率影響系統(tǒng)的平均存取速度。

Cache存儲(chǔ)器系統(tǒng)的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率Cache與內(nèi)存的空間比一般為：11282023/7/1154第54頁，課件共106頁，創(chuàng)作于2023年2月

將當(dāng)前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機(jī)制從主存調(diào)入到Cache中，CPU在取指令或讀取操作數(shù)時(shí)，同時(shí)對(duì)Cache和主存進(jìn)行訪問，如果Cache命中，則終止對(duì)主存的訪問，直接從Cache中將指令或數(shù)據(jù)送到CPU處理。由于Cache的速度比主存快得多，因此，Cache的使用大大提高了CPU讀取指令或數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的。2023/7/1155第55頁，課件共106頁，創(chuàng)作于2023年2月Cache的工作原理CPUCache主存DBDBDB命中存在不命中2023/7/1156第56頁，課件共106頁，創(chuàng)作于2023年2月Cache的分級(jí)體系結(jié)構(gòu)系統(tǒng)中的二級(jí)Cache速度和存儲(chǔ)容量兼?zhèn)涮岣叽嫒∷俣菴PUL1CacheL2Cache主存內(nèi)存提供存儲(chǔ)容量2023/7/1157第57頁，課件共106頁，創(chuàng)作于2023年2月Cache的讀寫操作讀操作寫操作貫穿讀出式旁路讀出式寫穿式回寫式2023/7/1158第58頁，課件共106頁，創(chuàng)作于2023年2月貫穿讀出式CPUCache主存CPU對(duì)主存所有數(shù)據(jù)請(qǐng)求都首先送到Cache，在

Cache中查找。若命中，切斷CPU對(duì)主存的請(qǐng)求，并將數(shù)據(jù)送出；

如果不命中，則將數(shù)據(jù)請(qǐng)求傳給主存。2023/7/1159第59頁，課件共106頁，創(chuàng)作于2023年2月旁路讀出式CPU向Cache和主存同時(shí)發(fā)出數(shù)據(jù)請(qǐng)求。命中，則Cache將數(shù)據(jù)回送給CPU，并同時(shí)中斷CPU對(duì)主存的請(qǐng)求；若不命中，則Cache不做任何動(dòng)作，由CPU直接訪問主存。CPUCache主存2023/7/1160第60頁，課件共106頁，創(chuàng)作于2023年2月61寫穿式從CPU發(fā)出的寫信號(hào)送Cache的同時(shí)也寫入主存。CPUCache主存2023/7/1161第61頁，課件共106頁，創(chuàng)作于2023年2月回寫式數(shù)據(jù)一般只寫到Cache，當(dāng)Cache中的數(shù)據(jù)被再次更新時(shí)，將原更新的數(shù)據(jù)寫入主存相應(yīng)單元，并接受新的數(shù)據(jù)。CPUCache主存更新寫入2023/7/1162第62頁，課件共106頁，創(chuàng)作于2023年2月Cache的分級(jí)體系結(jié)構(gòu)一級(jí)Cache：容量一般為8KB---64KB一級(jí)Cache集成在CPU片內(nèi)。L1Cache分為指令Cache和數(shù)據(jù)Cache。使指令和數(shù)據(jù)的訪問互不影響。指令Cache用于存放預(yù)取的指令。數(shù)據(jù)Cache中存放指令的操作數(shù)。

二級(jí)Cache：容量一般為128KB---2MB在PentiumⅡ之后的微處理器芯片上都配置了二級(jí)Cache，其工作頻率與CPU內(nèi)核的頻率相同。2023/7/1163第63頁，課件共106頁，創(chuàng)作于2023年2月Cache可以提高CPU訪問存儲(chǔ)器時(shí)的存取速度，減少處理器的等待時(shí)間，使程序員能使用一個(gè)速度與CPU相當(dāng)而容量與主存相當(dāng)?shù)拇鎯?chǔ)器。Cache的優(yōu)點(diǎn)Cache的讀寫速度幾乎能夠與CPU進(jìn)行匹配，所以微機(jī)系統(tǒng)的存取速度可以大大提高。Cache的容量相對(duì)主存來說并不是太大，所以整個(gè)存儲(chǔ)器系統(tǒng)的成本并沒有上升很多。2023/7/1164第64頁，課件共106頁，創(chuàng)作于2023年2月用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間；各存儲(chǔ)器芯片在整個(gè)內(nèi)存中占據(jù)不同的地址范圍；任一時(shí)刻僅有一片（或一組）被選中。存儲(chǔ)器芯片的存儲(chǔ)容量等于：

單元數(shù)×每單元的位數(shù)字節(jié)數(shù)字長(zhǎng)擴(kuò)展單元擴(kuò)展字長(zhǎng)5.3半導(dǎo)體存儲(chǔ)器與CPU的連接方法5.3.1存儲(chǔ)器容量的擴(kuò)展2023/7/1165第65頁，課件共106頁，創(chuàng)作于2023年2月存儲(chǔ)器容量擴(kuò)展方法位擴(kuò)展字?jǐn)U展字位擴(kuò)展擴(kuò)展字長(zhǎng)擴(kuò)展單元數(shù)既擴(kuò)展字長(zhǎng)也擴(kuò)展單元數(shù)2023/7/1166第66頁，課件共106頁，創(chuàng)作于2023年2月1位擴(kuò)展存儲(chǔ)器芯片的字長(zhǎng)小于存儲(chǔ)器系統(tǒng)的字長(zhǎng)時(shí)——需進(jìn)行位擴(kuò)展。位擴(kuò)展：每單元字長(zhǎng)的擴(kuò)展。2023/7/1167第67頁，課件共106頁，創(chuàng)作于2023年2月位擴(kuò)展方法將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。2023/7/1168第68頁，課件共106頁，創(chuàng)作于2023年2月用位擴(kuò)展法擴(kuò)展存儲(chǔ)器2023/7/1169第69頁，課件共106頁，創(chuàng)作于2023年2月位擴(kuò)展示意圖用8片2164A芯片構(gòu)成64K×8存儲(chǔ)器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…64K×12023/7/1170第70頁，課件共106頁，創(chuàng)作于2023年2月A15A0……64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CED7D6D5D4D3D2D1D0讀/寫片選位數(shù)的擴(kuò)展：地址線、片選線及讀/寫信號(hào)線并聯(lián)，數(shù)據(jù)線單獨(dú)引出。2023/7/1171第71頁，課件共106頁，創(chuàng)作于2023年2月存儲(chǔ)器工作時(shí)，各芯片同時(shí)進(jìn)行相同的操作。在這種方式中，對(duì)存儲(chǔ)芯片實(shí)際上沒有選片的要求，只進(jìn)行數(shù)據(jù)位數(shù)的擴(kuò)展，而整個(gè)存儲(chǔ)器的字?jǐn)?shù)(存儲(chǔ)單元數(shù))與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)是相同的(如本例中兩者均為64K)。在這種連接方式下，地址線的負(fù)載數(shù)等于芯片數(shù)，而數(shù)據(jù)線的負(fù)載數(shù)為1。2023/7/1172第72頁，課件共106頁，創(chuàng)作于2023年2月

芯片每個(gè)單元中的字長(zhǎng)滿足，但存儲(chǔ)單元數(shù)不滿足。利用這種方法進(jìn)行存儲(chǔ)器擴(kuò)展時(shí)，只在字的方向上進(jìn)行擴(kuò)充，而存儲(chǔ)器的位數(shù)不變。整個(gè)存儲(chǔ)器的位數(shù)等于單個(gè)存儲(chǔ)芯片的位數(shù)。這種方法將存儲(chǔ)器的地址分成兩部分，低位地址部分接到各存儲(chǔ)芯片作為芯片的片內(nèi)地址，高位地址部分經(jīng)過片選譯碼器譯碼后送到各存儲(chǔ)芯片的片選輸入端；各存儲(chǔ)芯片的數(shù)據(jù)線中的對(duì)應(yīng)位連接在一起。2字?jǐn)U展2023/7/1173第73頁，課件共106頁，創(chuàng)作于2023年2月用字?jǐn)U展法擴(kuò)展存儲(chǔ)器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0～A13WEA11～A13D0D1D7D0D1D7D0D1D7Y0Y73-8譯碼器A0～A10高位地址低位地址2023/7/1174第74頁，課件共106頁，創(chuàng)作于2023年2月A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字?jǐn)U展示意圖2023/7/1175第75頁，課件共106頁，創(chuàng)作于2023年2月RDWEA13A0…單元個(gè)數(shù)的擴(kuò)展：地址線、讀寫信號(hào)線和數(shù)據(jù)線并聯(lián),片選線單獨(dú)引出地址譯碼器Y3Y2Y1Y0BAA15A14D7…D0WECERDP016K×8位WECERDP116K×8位WECERDP216K×8位WECERDP316K×8位2023/7/1176第76頁，課件共106頁，創(chuàng)作于2023年2月D7D0RDWEA13A0…地址譯碼Y3Y2Y1Y0BAA15A14WECERDP016K×8位WECERDP116K×8位WECERDP216K×8位WECERDP316K×8位A15A14

A13A12A11A10A9A8A7A6A5A4A3A2A1A0P0P1P2P30001101100０００００００００００（0000H）1111111111111（3FFFH）…………00０００００００００００（4000H）1111111111111（7FFFH）…………00０００００００００００（8000H）1111111111111（BFFFH）…………00０００００００００００（C000H）1111111111111（FFFFH）…………2023/7/1177第77頁，課件共106頁，創(chuàng)作于2023年2月

采用字位擴(kuò)展法，就是既在位方向上進(jìn)行擴(kuò)展，又在字方向上進(jìn)行擴(kuò)展，如下圖所示。圖中的擴(kuò)展方法是選用8片2K×1位的存儲(chǔ)芯片構(gòu)成2K×8位的存儲(chǔ)組(位擴(kuò)展)，再用8個(gè)這樣的存儲(chǔ)組構(gòu)成16K×8位的存儲(chǔ)器(字?jǐn)U展)，整個(gè)存儲(chǔ)器共計(jì)用了64片2K×1位的存儲(chǔ)芯片。3字位擴(kuò)展2023/7/1178第78頁，課件共106頁，創(chuàng)作于2023年2月用字位擴(kuò)展法擴(kuò)展存儲(chǔ)器2023/7/1179第79頁，課件共106頁，創(chuàng)作于2023年2月WECERDP3'16K×4位WECERDP2'16K×4位WECERDP1'16K×4位WECERDP0'16K×4位RDWEA13A0…地址譯碼器Y3Y2Y1Y0BAA15A14D7…D4D3…D0WECERDP016K×4位WECERDP116K×4位WECERDP216K×4位WECERDP316K×4位分析：用16K×4位的存儲(chǔ)器芯片組成64K×8位的存儲(chǔ)器，需多少片這樣的芯片？如何連接？分析：64K16K=4(片/組)字?jǐn)U展：8位4位=2(片)位擴(kuò)展：64K×8位16K×4位=8(片)2023/7/1180第80頁，課件共106頁，創(chuàng)作于2023年2月5.3.2CPU與主存儲(chǔ)器的連接1、地址線的連接存儲(chǔ)器芯片容量不同，其地址線數(shù)也不同，CPU的地址線數(shù)往往比存儲(chǔ)器芯片的地址線數(shù)多。存儲(chǔ)器芯片的地址線通常與CPU的低位地址總線相連，尋址時(shí)這部分地址的譯碼是在存儲(chǔ)器芯片內(nèi)部完成的，成為片內(nèi)部譯碼。CPU地址線的高位或在存儲(chǔ)器擴(kuò)充時(shí)使用或當(dāng)作片選信號(hào)使用。

2、數(shù)據(jù)線的連接

CPU的數(shù)據(jù)線數(shù)與存儲(chǔ)器芯片的數(shù)據(jù)線數(shù)也不一定相等，此時(shí)必須對(duì)存儲(chǔ)器芯片擴(kuò)位，使其數(shù)據(jù)位數(shù)與CPU的數(shù)據(jù)線數(shù)相等。2023/7/1181第81頁，課件共106頁，創(chuàng)作于2023年2月3、讀/寫控制線的連接

CPU的讀/寫控制線一般可直接與存儲(chǔ)器的讀/寫控制端相連，通常高電平為讀，低電平為寫。

4、片選端的連接

片選線的連接是CPU與存儲(chǔ)器芯片正確工作的關(guān)鍵，存儲(chǔ)器由許多存儲(chǔ)芯片組成，哪一片被選中完全取決于該存儲(chǔ)芯片的片選控制端是否能接收來自CPU的片選有效信號(hào)。2023/7/1182第82頁，課件共106頁，創(chuàng)作于2023年2月存儲(chǔ)器地址片選地址片內(nèi)地址高位地址低位地址內(nèi)存地址5.3.3CPU與存儲(chǔ)器連接要解決的關(guān)鍵問題2023/7/1183第83頁，課件共106頁，創(chuàng)作于2023年2月(1)線選法線選法是將地址總線的高位地址線中某一位直接作為片選信號(hào)接至各存儲(chǔ)芯片的片選輸入端，用低位地址線實(shí)現(xiàn)片內(nèi)尋址。下圖給出了一個(gè)采用線選法實(shí)現(xiàn)片選控制的示例原理圖。2023/7/1184第84頁，課件共106頁，創(chuàng)作于2023年2月線選法實(shí)現(xiàn)片選控制示例Ⅱ___CSⅠ___CSA17～A0(片內(nèi)地址)A19A18地址總線2023/7/1185第85頁，課件共106頁，創(chuàng)作于2023年2月必須注意的是：A19和A18不能同時(shí)為0，否則，將會(huì)同時(shí)選中兩個(gè)存儲(chǔ)芯片，造成訪問存儲(chǔ)器操作錯(cuò)誤。即在采用線選方式的存儲(chǔ)系統(tǒng)中，軟件上必須保證在存儲(chǔ)器尋址時(shí)片選線中只能有一位有效(例如定義為邏輯“0”)，而不允許多于一位的片選線同時(shí)有效。否則，將導(dǎo)致存儲(chǔ)器操作的差錯(cuò)。2023/7/1186第86頁，課件共106頁，創(chuàng)作于2023年2月線選方式的地址空間分布A19A18A17

～A0000～0101～1100～0011～1110～0001～1010～0111～1不能使用（256K）存儲(chǔ)芯片I地址空間(256K)存儲(chǔ)芯片II地址空間(256K)不能使用（256K）2023/7/1187第87頁，課件共106頁，創(chuàng)作于2023年2月▲方法：用某一擴(kuò)展位直接作為片選信號(hào)?！鴥?yōu)點(diǎn)：無譯碼電路，線路簡(jiǎn)單，成本低。▲缺點(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲(chǔ)空間。我們稱一個(gè)存儲(chǔ)單元有多個(gè)地址與其對(duì)應(yīng)的現(xiàn)象為“地址重疊”。2023/7/1188第88頁，課件共106頁，創(chuàng)作于2023年2月(2)全譯碼法全譯碼方式就是除了將地址總線的低位地址直接連至各存儲(chǔ)芯片的地址線外，將所有余下的高位地址全部用于譯碼，譯碼輸出作為各存儲(chǔ)芯片的片選信號(hào)。采用全譯碼方式的優(yōu)點(diǎn)是存儲(chǔ)器中每一存儲(chǔ)單元都有唯一確定的地址。缺點(diǎn)是譯碼電路比較復(fù)雜(相對(duì)于部分譯碼)。2023/7/1189第89頁，課件共106頁，創(chuàng)作于2023年2月▲方法：低位地址線作片內(nèi)字選；高位擴(kuò)展線全部參加譯碼?！秉c(diǎn)：需加譯碼電路▲優(yōu)點(diǎn)：無地址重疊現(xiàn)象，地址空間唯一性。2023/7/1190第90頁，課件共106頁，創(chuàng)作于2023年2月A2A1A0Yi000001010

01110010111011174LS-138是常用的3-8譯碼器圖6.6片選控制譯碼邏輯011011101110常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。2023/7/1191第91頁，課件共106頁，創(chuàng)作于2023年2月(3)部分譯碼法所謂部分譯碼方式就是只選用地址總線高位地址的某幾位(而不是全部)進(jìn)行譯碼，以產(chǎn)生各個(gè)存儲(chǔ)器芯片的片選信號(hào)。

它的優(yōu)點(diǎn)是片選譯碼電路比較簡(jiǎn)單，缺點(diǎn)是存儲(chǔ)空間中存在地址重疊區(qū)，會(huì)造成系統(tǒng)地址空間的部分浪費(fèi)。2023/7/1192第92頁，課件共106頁，創(chuàng)作于2023年2月部分地址譯碼例兩組地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，11110002023/7/1193第93頁，課件共106頁，創(chuàng)作于2023年2月5.3.4內(nèi)存條技術(shù)內(nèi)存芯片(內(nèi)存條的關(guān)鍵部件)1．EDODRAM（ExtendedDataOutDRAM,數(shù)據(jù)擴(kuò)展、輸出內(nèi)存），存取速度較慢，現(xiàn)在計(jì)算機(jī)已不在使用。2．RDRAM與VCM，價(jià)格偏高，支持主板較少，沒有得到廣泛應(yīng)用。3．SDRAM（SynchronousBurstDRAM,同步突發(fā)內(nèi)存）4．DDRSDRAM（DoubleDataRate,雙倍數(shù)據(jù)速率）

SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù)，是在時(shí)鐘的上升期進(jìn)行數(shù)據(jù)傳輸；DDR內(nèi)存是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù)，它在時(shí)鐘的上升期、下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。目前計(jì)算機(jī)使用最多的就是DDRSDRAM。2023/7/1194第94頁，課件共106頁，創(chuàng)作于2023年2月SPD芯片(系列參數(shù)預(yù)置檢測(cè))是一塊E2PROM，其中保存由生產(chǎn)廠家預(yù)置的內(nèi)存工作參數(shù)，這次參數(shù)基本上代表了芯片的實(shí)際性能和質(zhì)量。內(nèi)存條的技術(shù)規(guī)范在SDRAM和RDRAM內(nèi)存條的技術(shù)規(guī)范中，“PC—XXX”中的XXX代