四川大學(xué)23春“計(jì)算機(jī)科學(xué)與技術(shù)”《數(shù)字電子技術(shù)2390》考試高頻考點(diǎn)參考題庫(kù)帶答案

長(zhǎng)風(fēng)破浪會(huì)有時(shí)，直掛云帆濟(jì)滄海。四川大學(xué)23春“計(jì)算機(jī)科學(xué)與技術(shù)”《數(shù)字電子技術(shù)2390》考試高頻考點(diǎn)參考題庫(kù)帶答案（圖片大小可自由調(diào)整）第I卷一.綜合考核(共15題)1.555定時(shí)器不可以組成()。A.JK觸發(fā)器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.多諧振蕩器2.當(dāng)三態(tài)門(mén)輸出為高阻狀態(tài)時(shí)，輸出電阻為()。A.無(wú)窮大B.約100C.無(wú)窮小D.約103.施密特觸發(fā)器輸入觸發(fā)信號(hào)有效后狀態(tài)翻轉(zhuǎn)，之后可撤銷(xiāo)輸入信號(hào)，觸發(fā)器保持新?tīng)顟B(tài)不變。()A.正確B.錯(cuò)誤4.連續(xù)異或2014個(gè)1的結(jié)果是()。A.0B.1C.不確定D.邏輯關(guān)系錯(cuò)誤5.A/D轉(zhuǎn)換器中，轉(zhuǎn)換時(shí)間最短的是()。A.并行比較型ADCB.逐次比較型ADCC.雙積分型ADCD.并行比較型ADC和雙積分型ADC6.4位移位寄存器構(gòu)成的環(huán)形計(jì)數(shù)器的模M=()。A.4B.8C.16D.67.ABC+A'D+B'D+CD的多余項(xiàng)是()。A.CDB.A'DC.B'DD.ABC8.可用ADC將麥克風(fēng)聲音信號(hào)轉(zhuǎn)換后送入計(jì)算機(jī)中處理。()T.對(duì)F.錯(cuò)9.半加器邏輯符號(hào)如圖所示，當(dāng)A=1，B=1時(shí)，C和S分別為()。A.C=1，S=0B.C=0，S=0C.C=0，S=1D.C=1，S=110.二進(jìn)制數(shù)1001和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)9。()T.對(duì)F.錯(cuò)11.OC門(mén)在使用時(shí)必須在()之間接一個(gè)電阻。A.輸出與電源B.輸出與地C.輸出與輸入D.輸入與地12.在邏輯代數(shù)中，下列說(shuō)法正確的是()。A.若AB=AB，則A=BB.若AB=AC，則B=CC.若AB=AC，則B=CD.若AB=A，則B=113.構(gòu)成一個(gè)5進(jìn)制計(jì)數(shù)器需要5個(gè)觸發(fā)器。()T.對(duì)F.錯(cuò)14.基本SR鎖存器電路只能由與非門(mén)組成，用或非門(mén)是不能實(shí)現(xiàn)的。()A.正確B.錯(cuò)誤15.觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如下，則它是()。A.D觸發(fā)器B.SR觸發(fā)器C.JK觸發(fā)器D.T觸發(fā)器第II卷一.綜合考核(共15題)1.已知某觸發(fā)器的時(shí)鐘CP，異步置0置1輸入，控制輸入Vi和輸出Q的波形。根據(jù)波形圖可判斷這個(gè)觸發(fā)器是()。A.正邊沿T觸發(fā)器B.負(fù)邊沿D觸發(fā)器C.負(fù)邊沿T觸發(fā)器D.正邊沿D觸發(fā)器2.在VerilogHDL語(yǔ)言中，行為級(jí)描述方式的關(guān)鍵詞是initial或always，always是無(wú)限循環(huán)語(yǔ)句。()A.正確B.錯(cuò)誤3.容量為256×4的存儲(chǔ)器，每字4位，共計(jì)256字，1024個(gè)存儲(chǔ)單元。()A.正確B.錯(cuò)誤4.施密特觸發(fā)器主要用于整形、波形變換、延時(shí)、幅度鑒別。()T.對(duì)F.錯(cuò)5.一片64k×8存儲(chǔ)容量的只讀存儲(chǔ)器(ROM)，有()。A.16條地址線(xiàn)和8條數(shù)據(jù)線(xiàn)B.64條地址線(xiàn)和16條數(shù)據(jù)線(xiàn)C.64條地址線(xiàn)和8條數(shù)據(jù)線(xiàn)D.16條地址線(xiàn)和16條數(shù)據(jù)線(xiàn)6.普通編碼器和優(yōu)先編碼器在某一時(shí)刻都只能輸入一個(gè)有效的編碼信號(hào)。()A.正確B.錯(cuò)誤7.一個(gè)64選1的數(shù)據(jù)選擇器有()個(gè)選擇控制信號(hào)輸入端。A.6B.16C.8D.648.邏輯電路如圖所示，當(dāng)A=0，B=1時(shí)，脈沖來(lái)到后觸發(fā)器()。A.具有計(jì)數(shù)(翻轉(zhuǎn))功能B.保持原狀態(tài)C.置“0”D.置“1”9.邏輯圖和輸入A，B的波形如下圖所示，輸出F為“1”的時(shí)刻，應(yīng)是()。A.t?B.t?C.t?D.無(wú)10.一個(gè)n位的二進(jìn)制譯碼器可以譯出()個(gè)輸出信號(hào)。A.2nB.nC.2nD.2n-111.正邏輯的與門(mén)是負(fù)邏輯的與非門(mén)。()A.正確B.錯(cuò)誤12.數(shù)值比較器在比較兩個(gè)多位數(shù)的大小時(shí)，是按照從低位到高位的順序逐位比較的。()A.正確B.錯(cuò)誤13.計(jì)數(shù)器可構(gòu)成定時(shí)器、分頻器、序列信號(hào)發(fā)生器和寄存器等常用電路。()T.對(duì)F.錯(cuò)14.數(shù)字電路中最基本的運(yùn)算電路是加法器。()A.正確B.錯(cuò)誤15.一片容量為1k×4的存儲(chǔ)器，其存儲(chǔ)單元有()個(gè)。A.4096B.1024C.2048D.1M第III卷一.綜合考核(共15題)1.不是VerilogHDL語(yǔ)言用于描述電路邏輯功能的是()描述方式。A.卡諾圖B.結(jié)構(gòu)C.門(mén)級(jí)D.行為2.SR觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能。()T.對(duì)F.錯(cuò)3.在下列()的輸入情況下，與非運(yùn)算的結(jié)果等于邏輯0。A.全部輸入為1B.任意輸入為0C.僅有一個(gè)輸入為0D.全部輸入為04.數(shù)字電路中的邏輯加和算術(shù)加都可以用加法器實(shí)現(xiàn)。()T.對(duì)F.錯(cuò)5.若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用3個(gè)觸發(fā)器，并且有1個(gè)無(wú)效狀態(tài)。()A.正確B.錯(cuò)誤6.RAM芯片有11個(gè)地址輸入端，8個(gè)數(shù)據(jù)輸出端，該芯片的容量是()。A.211×8B.28×11C.88KD.8807.A/D轉(zhuǎn)換器的分辨率越高，轉(zhuǎn)換精度也越高。()T.對(duì)F.錯(cuò)8.4位二進(jìn)制計(jì)數(shù)器總共有()個(gè)狀態(tài)。A.16B.4C.8D.29.TTL邏輯門(mén)電路和CMOS集成門(mén)電路不能直接混合使用。()T.對(duì)F.錯(cuò)10.利用三態(tài)門(mén)可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。()T.對(duì)F.錯(cuò)11.將三角波變換為矩形波，需選用()。A.施密特觸發(fā)器B.多諧振蕩器C.雙穩(wěn)態(tài)觸發(fā)器D.單穩(wěn)態(tài)觸發(fā)器12.8421碼(自然二進(jìn)制碼)和8421BCD碼都是四位二進(jìn)制代碼。()A.正確B.錯(cuò)誤13.如圖所示邏輯電路為()。A.異步二進(jìn)制加法計(jì)數(shù)器B.同步二進(jìn)制加法計(jì)數(shù)器C.同步二進(jìn)制減法計(jì)數(shù)器D.異步二進(jìn)制減法計(jì)數(shù)器14.下列電路中不屬于時(shí)序邏輯電路的是()。A.只讀存儲(chǔ)器(ROM)B.計(jì)數(shù)器C.寄存器D.分頻器15.邏輯電路如圖所示，當(dāng)A=0，B=0時(shí)，脈沖來(lái)到后觸發(fā)器()。A.保持原狀態(tài)B.具有計(jì)數(shù)功能C.置“0”D.置“1”第I卷參考答案一.綜合考核1.參考答案：A2.參考答案：A3.參考答案：B4.參考答案：A5.參考答案：A6.參考答案：A7.參考答案：A8.參考答案：T9.參考答案：A10.參考答案：F11.參考答案：A12.參考答案：A13.參考答案：F14.參考答案：B15.參考答案：A第II卷參考答案一.綜合考核1.參考答案：A2.參考答案：A3.參考答案：A4.參考答案：F5.參考答案：A6.參考答案：B7.參考答案：A8.參考答案：A9.參考答案：A10.參考答案：A11.參考答案：B12.參考答案：B13.參考答案：F14.參考答案：A15.參考答案：