數(shù)字電路第二章邏輯門電路

數(shù)字電路第二章邏輯門電路1第1頁，課件共66頁，創(chuàng)作于2023年2月第二章門電路§2.1概述§2.2分離元件門電路

§2.3TTL集成門電路§2.4其它類型的TTL門電路§2.5MOS門電路2第2頁，課件共66頁，創(chuàng)作于2023年2月門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，門電路是具有多輸入端和單輸出端的開關(guān)電路，可以獨立地完成各種邏輯功能，與我們所講過的基本邏輯關(guān)系相對應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低點平代表0，即所謂的正邏輯系統(tǒng)。§2.1概述門電路是數(shù)字電路中最基本的單元電路3第3頁，課件共66頁，創(chuàng)作于2023年2月10ViVoKVccR只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替4第4頁，課件共66頁，創(chuàng)作于2023年2月R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關(guān)特性：5第5頁，課件共66頁，創(chuàng)作于2023年2月邏輯門電路分類：分立元件門電路集成邏輯門電路§2.2分立元件門電路

6第6頁，課件共66頁，創(chuàng)作于2023年2月二極管與門FD1D2AB+12V一、二極管與門電路結(jié)構(gòu)組成7第7頁，課件共66頁，創(chuàng)作于2023年2月二極管與門電路工作過程：設(shè)二極管的飽和壓降為0.3伏。FD1D2AB+12V8第8頁，課件共66頁，創(chuàng)作于2023年2月工作特點：全高出高，有低出低二極管與門電路應(yīng)用：畫輸出波形ABF9第9頁，課件共66頁，創(chuàng)作于2023年2月二極管或門FD1D2AB-12V二、二極管或門電路電路組成10第10頁，課件共66頁，創(chuàng)作于2023年2月二極管或門電路工作過程FD1D2AB-12V11第11頁，課件共66頁，創(chuàng)作于2023年2月二極管或門電路工作特點：全低出低，有高出高應(yīng)用：畫輸出波形12第12頁，課件共66頁，創(chuàng)作于2023年2月R1DR2AF+12V+3V三極管非門嵌位二極管三、三極管非門電路電路組成13第13頁，課件共66頁，創(chuàng)作于2023年2月（三極管的飽和壓降假設(shè)為0.3付）三極管非門電路工作過程R1DR2AF+12V+3V14第14頁，課件共66頁，創(chuàng)作于2023年2月三極管非門電路電路特點：

它只工作在三極管的飽和區(qū)和截止區(qū)工作特點：有低出高，有高出低15第15頁，課件共66頁，創(chuàng)作于2023年2月R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門四、與非門電路電路組成16第16頁，課件共66頁，創(chuàng)作于2023年2月與非門電路特點：1、先與后非2、全高出低，有低出高17第17頁，課件共66頁，創(chuàng)作于2023年2月五、或非門電路電路組成DDAB-12VR1DR2F+12V+3V三極管非門18第18頁，課件共66頁，創(chuàng)作于2023年2月或非門電路特點：1、先或后非2、全低出高，有高出低19第19頁，課件共66頁，創(chuàng)作于2023年2月1.體積大、工作不可靠。2.需要不同電源。3.各種門的輸入、輸出電平不匹配。分立元件門電路的缺點4.功耗大。20第20頁，課件共66頁，創(chuàng)作于2023年2月與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路等?！?.3TTL集成門電路集成電路：把電容、電阻、二極管、三極管以及電路的連線都集成在一塊硅半導(dǎo)體的基片上，組成了一個具有一定邏輯功能的完整電路，并封裝在一個管殼內(nèi)，這就是集成電路。21第21頁，課件共66頁，創(chuàng)作于2023年2月集成電路優(yōu)點：體積小、重量輕、功耗小。分類：1、按用途：線性集成電路數(shù)字集成電路2、按結(jié)構(gòu)：雙極型（TTL，ECL，I^2L）單極型（MOS）3、按集成度：小規(guī)模集成電路（1-10）中規(guī)模集成電路（10-100）大規(guī)模集成電路（>=100）超大規(guī)模集成電路（>=10000）超超大規(guī)模集成電路（>=100000）4、按速度：低速集成電路（Tpot>40ns）中速集成電路（Tpot>16ns）高速集成電路（Tpot>6ns）超高速集成電路（Tpot<6ns）22第22頁，課件共66頁，創(chuàng)作于2023年2月一、TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2.3.1TTL與非門的基本原理23第23頁，課件共66頁，創(chuàng)作于2023年2月TTL與非門的基本原理1、輸入級：R1和一個多發(fā)射級晶體管組成。作用：完成與的邏輯功能。2、中間級：R2和R3、T2組成。作用；完成放大、倒相的功能3、輸出級：由R4、R5和T3、T4、T5組成。作用：用來完成非的功能。工作特點：T4、T5一管導(dǎo)通，另一管截止，推拉式工作方式。24第24頁，課件共66頁，創(chuàng)作于2023年2月預(yù)備知識一、晶體三極管的工作狀態(tài)放大區(qū)倒置截止區(qū)飽和區(qū)發(fā)射結(jié)正偏Ub>Ue反偏Ub<Ue反偏Ub<Ue正偏Ub>Ue集電結(jié)反偏Uc>Ub正偏Uc<Ub反偏Uc>Ub正偏Uc>Ub25第25頁，課件共66頁，創(chuàng)作于2023年2月主要參數(shù)導(dǎo)通條件：Ube>0.5v飽和條件：Ubes>0.7v,Uces=0.1-0.3v深飽和淺飽和26第26頁，課件共66頁，創(chuàng)作于2023年2月1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通三個PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL與非門的基本原理工作過程分析27第27頁，課件共66頁，創(chuàng)作于2023年2月+5VFR4R2R13kR5T3T4T1b1c1ABC1.任一輸入為低電平（0.3V）時“0”1Vuouo=5-uR2-ube3-ube43.4V高電平！28第28頁，課件共66頁，創(chuàng)作于2023年2月2.輸入全為高電平（3.4V）時“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC29第29頁，課件共66頁，創(chuàng)作于2023年2月2.輸入全為高電平（3.4V）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V30第30頁，課件共66頁，創(chuàng)作于2023年2月一、電壓傳輸特性2.3.2TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiu031第31頁，課件共66頁，創(chuàng)作于2023年2月u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平32第32頁，課件共66頁，創(chuàng)作于2023年2月1.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認(rèn)為合格。

典型值UOH=3.4VUOL

0.3V。2.閾值電壓UTui<UT時，認(rèn)為ui是低電平。ui>UT時，認(rèn)為ui是高電平。UT=1.4V33第33頁，課件共66頁，創(chuàng)作于2023年2月二、輸入、輸出負(fù)載特性&&？1.前后級之間電流的聯(lián)系34第34頁，課件共66頁，創(chuàng)作于2023年2月R1T1+5V前級輸出為高電平時前級后級反偏前級流出電流IOH（拉電流）+5VR4R2R5T3T435第35頁，課件共66頁，創(chuàng)作于2023年2月前級輸出為低電平時R1T1+5V前級后級流入前級的電流IOL

約1.4mA(灌電流)+5VR2R13kT2R3T1T5b1c136第36頁，課件共66頁，創(chuàng)作于2023年2月灌電流的計算飽和37第37頁，課件共66頁，創(chuàng)作于2023年2月關(guān)于電流的技術(shù)參數(shù)38第38頁，課件共66頁，創(chuàng)作于2023年2月2.扇出系數(shù)與門電路輸出驅(qū)動同類門的個數(shù)+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時例如：39第39頁，課件共66頁，創(chuàng)作于2023年2月+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為低電平時40第40頁，課件共66頁，創(chuàng)作于2023年2月輸出低電平時，流入前級的電流（灌電流）：輸出高電平時，前級流出的電流（拉電流）：一般與非門的扇出系數(shù)為10。由于IOL、IOH的限制，每個門電路輸出端所帶門電路的個數(shù)，稱為扇出系數(shù)。41第41頁，課件共66頁，創(chuàng)作于2023年2月3.輸入端通過電阻R接地的情況Rui輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC42第42頁，課件共66頁，創(chuàng)作于2023年2月R較小時R較小時，ui<UT

相當(dāng)輸入低電平，所以輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC43第43頁，課件共66頁，創(chuàng)作于2023年2月R增大RuiuiUT時，輸入變高，輸出變低電平。R臨界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC44第44頁，課件共66頁，創(chuàng)作于2023年2月1.懸空的輸入端相當(dāng)于接高電平。2.為了防止干擾，可將懸空的輸入端接高電平。說明45第45頁，課件共66頁，創(chuàng)作于2023年2月4.平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間46第46頁，課件共66頁，創(chuàng)作于2023年2月2.4.1集電極開路的與非門（OC門）集電極懸空無T3,T4+5VFR2R13kT2R3T1T5b1c1ABCT3T4§2.4其它類型的TTL門電路47第47頁，課件共66頁，創(chuàng)作于2023年2月&符號！48第48頁，課件共66頁，創(chuàng)作于2023年2月應(yīng)用時輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC49第49頁，課件共66頁，創(chuàng)作于2023年2月1.OC門可以實現(xiàn)“線與”功能&&&UCCF1F2F3FF=F1F2F3RL輸出級UCCRLT5T5T5F50第50頁，課件共66頁，創(chuàng)作于2023年2月F=F1F2F3?任一導(dǎo)通F=0UCCRLF1F2F3F51第51頁，課件共66頁，創(chuàng)作于2023年2月全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F52第52頁，課件共66頁，創(chuàng)作于2023年2月2.負(fù)載電阻RL和電源UCC可以根據(jù)情況選擇&J+30V220VJ如RL用繼電器線圈（J）替代，可以實現(xiàn)對其它電路的控制。53第53頁，課件共66頁，創(chuàng)作于2023年2月問題1.如何確定上拉電阻RL?（RL(max)

RL(min)）參考：閻石《數(shù)字電子技術(shù)基礎(chǔ)》P802.一般的TTL與非門能否線與？參考：楊福生《電子技術(shù)》P32054第54頁，課件共66頁，創(chuàng)