計(jì)算機(jī)組成原理(第三版)第5章-中央處理器課件

1第5章中央處理器CPU5.1CPU的組成和功能一、CPU的功能：自動(dòng)完成取指和執(zhí)指操作的部件。1.指令控制功能：

由IP或PC完成對(duì)程序的順序控制并取指。該功能由指令部件IU（IP、IR、ID）予以完成。2.操作控制功能：

由操作控制部件(控制信號(hào)形成部件)CU對(duì)所取指令進(jìn)行分析后形成指令操作所需的全部控制信號(hào)（微命令），送往運(yùn)算器（內(nèi)部控制操作）和各系統(tǒng)部件（外部操作控制）；各控制信號(hào)所起的作用為門控和選通，以控制信息流的走向，來完成指令規(guī)定的操作。3.時(shí)間控制功能：

由時(shí)序部件TU產(chǎn)生空間上獨(dú)立輸出的時(shí)間標(biāo)準(zhǔn)信號(hào)（指令周期、CPU周期、時(shí)鐘周期信號(hào)），提供給CU作為時(shí)間基準(zhǔn)，使各微操作控制信號(hào)在規(guī)定時(shí)間定時(shí)發(fā)出（有效）。5.1CPU的組成和功能4.地址形成功能：

根據(jù)取入指令的尋址方式MOD、寄存器編號(hào)REG和形式地址信息D，由地址形成部件AU形成操作數(shù)的有效地址EA。5.數(shù)據(jù)處理功能：

在操作控制信號(hào)的控制下，由運(yùn)算器ALU等部件完成對(duì)指令規(guī)定的操作對(duì)象進(jìn)行加工和處理。二、CPU的基本組成：1.傳統(tǒng)CPU：運(yùn)算器（ALU、ACC、F或PSW、通用寄存器組）+控制器（IU、CU、TU、AU）。2.現(xiàn)代CPU：運(yùn)算器（GPU+FPU+定點(diǎn)ALU+陣列乘除法器，標(biāo)量與超標(biāo)量結(jié)構(gòu)）+控制器（RISC/CISC復(fù)合控制，流水與超流水）+哈佛結(jié)構(gòu)的一級(jí)Cache和混存結(jié)構(gòu)的二級(jí)Cache。1.運(yùn)算器運(yùn)算器功能：在控制器的統(tǒng)一指揮下，完成對(duì)數(shù)據(jù)信息的加工和處理運(yùn)算器基本組成：算術(shù)/邏輯運(yùn)算單元ALU：（補(bǔ)碼加/減運(yùn)算器+函數(shù)發(fā)生器即邏輯運(yùn)算電路）。標(biāo)志寄存器F（PSW）：存放運(yùn)算結(jié)果的狀態(tài)和特征。通用寄存器組：（專用、通用寄存器）存放地址、數(shù)據(jù)和中間結(jié)果。累加器A或AC：用于存放運(yùn)算時(shí)的操作數(shù)及操作結(jié)果。數(shù)據(jù)緩沖寄存器DR：存放內(nèi)存讀出或?qū)懭氲男畔?，起緩沖作用，是CPU的數(shù)據(jù)出入口，外接DB。2.控制器控制器的功能：根據(jù)指令的規(guī)定完成對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)操作的協(xié)調(diào)和控制?？刂破鞯慕M成：IU、CU、TU、AU。2.控制器IU的基本組成：指令部件IU（IP、IR、ID）完成取指操作。*1.指令指針PC或IP：給出正在執(zhí)行（當(dāng)前）指令的地址，并自動(dòng)+1給出下一條指令的地址；當(dāng)遇到轉(zhuǎn)移指令、調(diào)子指令、返回指令、中斷操作時(shí)由指令、堆棧或I/O接口芯片提供新地址→PC；*2.指令寄存器IR：用于存放由主存取出的指令→OP碼+地址碼；*3.指令譯碼器：用于對(duì)IR中的指令OP碼進(jìn)行譯碼，形成譯碼信號(hào)。2.控制器

CU的基本組成：操作控制信號(hào)形成部件CU用于形成控制信號(hào)*1.其組成：分別由組合邏輯電路（與門陣列+或門陣列）、控制ROM（微程序只讀存儲(chǔ)器）構(gòu)成；*2.其輸入為：指令譯碼信號(hào)、TU產(chǎn)生的節(jié)拍電位M和節(jié)拍脈沖T、F的狀態(tài)信號(hào)、中斷與總線的請(qǐng)求信號(hào)；*3.其輸出為：經(jīng)CU綜合分析與處理后形成的相應(yīng)指令所需的全部控制信號(hào)（微命令）→與CPU的CB相連。2.控制器

TU的基本組成：

時(shí)序部件TU由時(shí)鐘源、節(jié)拍發(fā)生器、啟?？刂七壿嫿M成。*1.時(shí)鐘源：提供時(shí)鐘脈沖（晶振+振蕩器）；*2.節(jié)拍發(fā)生器：提供節(jié)拍電位M與節(jié)拍脈沖T（建立微操作序列的時(shí)序關(guān)系）；*3.啟停控制邏輯：負(fù)責(zé)對(duì)時(shí)鐘脈沖的輸出與封鎖，從而實(shí)現(xiàn)計(jì)算機(jī)的啟動(dòng)與停機(jī)。注：節(jié)拍電位M：空間上獨(dú)立輸出的機(jī)器周期信號(hào)M1～M4；

節(jié)拍脈沖T：空間上獨(dú)立輸出的時(shí)鐘周期信號(hào)T1～T4。2.控制器：AU的基本組成：地址形成部件AU由地址加法器、專用寄存器（變址、基址、堆棧指針，指令指針）、段寄存器、地址寄存器AR組成，用于形成操作數(shù)的有效地址EA。

*1.地址加法器Σ：將地址寄存器的內(nèi)容與偏移量相加形成變址、基址、相對(duì)等尋址方式和段尋址后的實(shí)際地址EA；*2.地址寄存器AR：保存當(dāng)前CPU所訪內(nèi)存單元的地址，需保持到讀/寫操作完成，是CPU的地址出口，外接AB；*3.地址寄存器組：由專用地址寄存器（變址寄存器、基址寄存器、堆棧指針，指令指針）組成，用于提供形成操作數(shù)的有效地址EA時(shí)所需的基準(zhǔn)地址。

三、指令執(zhí)行過程和信息通道的建立：1.取指:

2.分析指令：3.執(zhí)指：例1、

LDAR0,[2050H]

讀內(nèi)存過程：

例2、

STA[2050H],R0

寫內(nèi)存過程：

ABDB（IP）=>AR┇

=>

┇MAR=>MAD=>MM=>MDR┇

=>┇DR=>IRIP+1=>IP┇

CS=1,WE=0

CB

CBIR（OP）=>ID=>CU=>Ck（控制信號(hào)）

AU

AB

DBIR（D）=>AR┇=>

┇MAR=>MAD=>MM=>MDR┇

=>┇DR=>R0CS=1,WE=0CB

AU

AB

DBIR（D）=>AR┇

=>┇MAR=>MAD=>MM<=MDR┇

<=

┇DR<=R0CS=1,WE=1CB三、指令執(zhí)行過程和信息通道的建立：3.執(zhí)指：例3、

ADDR0,[2050H]

AU

AB

DBIR（D）=>AR┇

=>┇MAR=>MAD=>MM=>MDR┇=>┇DR=>CS=1,WE=0CBDR=>DR2

=>ALU(M=0;CN=1;S3～S0=1001;)=>R0;同時(shí)狀態(tài)=>FR0=>DR1不同的指令的執(zhí)指過程就是：根據(jù)不同的指令要求在運(yùn)算器中建立特定的數(shù)據(jù)通路來完成相應(yīng)的操作和運(yùn)算的過程。5.2指令周期（CPU時(shí)序）

一.指令周期的基本概念1.計(jì)算機(jī)的工作過程：程序存儲(chǔ)過程*1.利用輸入設(shè)備將程序按序?qū)懭雰?nèi)存；*2.給出PC或IP首址（所執(zhí)行程序的第一條指令的地址）并啟動(dòng)計(jì)算機(jī)；*3.計(jì)算機(jī)自動(dòng)執(zhí)行程序：1.計(jì)算機(jī)的工作過程：

程序控制過程*1.根據(jù)PC或IP的指向去內(nèi)存取指→IR，同時(shí)PC+1→PC形成下一條指令地址。稱為取指過程；*2.根據(jù)所取指令的OP碼完成指令分析，形成控制信號(hào)。稱為指令分析過程；*3.形成操作數(shù)的地址,訪問存儲(chǔ)器讀取操作數(shù)并送運(yùn)算器加以處理，同時(shí)回送結(jié)果。稱為執(zhí)指過程；*4.重復(fù)上述過程，直到停機(jī)為止，完成程序執(zhí)行；2.CPU的多級(jí)時(shí)序系統(tǒng)：指令周期：CPU取出并執(zhí)行一條指令所需的時(shí)間。（其間完成一系列規(guī)定操作其實(shí)質(zhì)是建立指令規(guī)定的數(shù)據(jù)通路），不同指令的執(zhí)指過程不盡相同，故指令周期長(zhǎng)短不一。指令周期＝①取指周期②間址周期（形成地址）③執(zhí)行周期。其流程為：2.CPU的多級(jí)時(shí)序系統(tǒng)：機(jī)器周期（CPU周期或稱總線周期）：CPU完成一種基本操作所需的時(shí)間；基本操作可分為：取指操作；形成地址操作；存儲(chǔ)器讀/寫操作；I/O接口讀/寫操作；運(yùn)算操作等。每個(gè)機(jī)器周期由若干個(gè)時(shí)鐘周期組成，一般以取指為基準(zhǔn)（3～4個(gè)時(shí)鐘周期）；CPU內(nèi)部以節(jié)拍電位Mi來區(qū)分該周期，每個(gè)機(jī)器周期M所需的T數(shù)相同；時(shí)鐘周期（T周期）：CPU完成一種最小操作（微操作）所需的時(shí)間，CPU利用該周期完成如寄存器的傳送、數(shù)據(jù)和地址信息的鎖入、門控信號(hào)的形成等微操作，用于形成數(shù)據(jù)通路。二.典型的指令周期及執(zhí)行過程：1.非訪存指令：該類指令在執(zhí)行過程中不訪問內(nèi)存;指令周期＝2個(gè)機(jī)器周期（取指、執(zhí)指）;其尋址方式均為隱含尋址或寄存器尋址;例如：CLAR0；R0←0。取指周期：從PC送出地址開始→……→CU形成控制信號(hào)為止。T1：PC→AR→AB→MAR；PC+1→PC形成下一條指令地址；T2：CPU根據(jù)高位地址形成CS，同時(shí)WE=0啟動(dòng)存儲(chǔ)器的讀過程；T3：MM→MDR→DB→DR；從主存讀出指令送CPU；T4：DR→IR→ID→CU；分析指令，形成控制信號(hào)；二.典型的指令周期及執(zhí)行過程：1.非訪存指令：

指令執(zhí)行過程：完成IR中指令OP碼所規(guī)定的微操作序列的過程，對(duì)于不同指令的過程不盡相同，且與尋址方式有關(guān)。*1.對(duì)于CLAR0指令，在一個(gè)機(jī)器周期（T1～T4）中完成執(zhí)指：R0→DR1;R0→DR2;ALU做“⊕”

運(yùn)算，結(jié)果→R0；*2.對(duì)于轉(zhuǎn)移等程序控制類指令：例JMPD指令，在一個(gè)機(jī)器周期（T1～T4）中完成執(zhí)指:

IR(D)→PC或IP；*3.其它類似指令：INC、NOT、NEG……二.典型的指令周期及執(zhí)行過程：2.直接訪存指令：

該類指令在執(zhí)行過程中需要再次訪問內(nèi)存，故需3個(gè)機(jī)器周期。取指+形成地址+取數(shù)并運(yùn)算。如：ADDR0,[D]。取指周期：同非訪存指令；形成地址過程：在一個(gè)機(jī)器周期中完成將指令中的D送AR的作用;或者將某些專用地址寄存器的內(nèi)容與D相加后形成有效地址→AR;前者為直接尋址，后者為變址、基址、相對(duì)等尋址方式；二.典型的指令周期及執(zhí)行過程：取數(shù)和運(yùn)算過程：例ADDR0,[D]T1：AR→AB→MAR→MM；送地址→MAR；T2：CPU根據(jù)高位地址形成CS，同時(shí)WE=0，啟動(dòng)存儲(chǔ)器讀操作過程T3：從主存中讀出數(shù)據(jù)→MDR→DB→DR；T4：DR→DR2，R0→DR1;控制ALU‘加’;結(jié)果→R0；存數(shù)指令的執(zhí)行指令過程：例STA[D],R0T1：AR→AB→MAR、送地址→MAR；同時(shí)R0→DR→DB→MDR、送數(shù)據(jù)→MDR；T2：CPU根據(jù)高位地址形成CS；同時(shí)WE=1，啟動(dòng)寫過程；T3：MDR→MM；T4：不起作用。三.時(shí)序的控制方式與時(shí)序發(fā)生器：1.關(guān)于時(shí)序的基本概念：微操作：實(shí)現(xiàn)指令功能所必須的最小操作（即寄存器一級(jí)的操作，如寄存器的選通、封鎖和門控等操作）；時(shí)序：微操作執(zhí)行的時(shí)間序列稱為時(shí)序，例如WE=0應(yīng)在每個(gè)指令周期的第一個(gè)機(jī)器周期的T2有效。2.控制器的時(shí)序控制方式：控制器控制與產(chǎn)生微操作時(shí)序的方式（微操作控制信號(hào)Ck在何時(shí)產(chǎn)生或有效的規(guī)律）。同步控制方式（以時(shí)定序，無應(yīng)答機(jī)制的方式）對(duì)于指令系統(tǒng)中的每條指令，其執(zhí)行所需的CPU周期數(shù)和時(shí)鐘周期數(shù)均事先約定，其實(shí)現(xiàn)方法為：*1.采用完全統(tǒng)一的機(jī)器周期執(zhí)行不同的指令，如：全部指令的指令周期＝取指+分析指令（形成地址）+執(zhí)指（取數(shù)并運(yùn)算）+存結(jié)果，其特點(diǎn)為：以微操作序列最長(zhǎng)的指令為標(biāo)準(zhǔn)確定所需的節(jié)拍數(shù)和T數(shù)，對(duì)微操作序列短的指令可空著一部分時(shí)序不用；T1T2T3T4T1T2T3T4T1T2T3T4T1T2T3T4指令周期機(jī)器周期M1（取指）機(jī)器周期M2（形成地址）機(jī)器周期M3

（取數(shù)運(yùn)算）機(jī)器周期M4（送結(jié)果）同步控制方式（以時(shí)定序，無應(yīng)答機(jī)制的方式）對(duì)于指令系統(tǒng)中的每條指令，其執(zhí)行所需的CPU周期數(shù)和時(shí)鐘周期數(shù)均實(shí)現(xiàn)約定，其實(shí)現(xiàn)方法為：*2.采用不定長(zhǎng)機(jī)器周期的方式，即采用不同T數(shù)的機(jī)器周期完成不同的基本操作如取指4T，計(jì)算地址2T，取數(shù)運(yùn)算4T，送結(jié)果3T等，可提高效率。T1T2T3T4機(jī)器周期M1（取指）T1T2機(jī)器周期M2（形成地址）T1T2T3T4機(jī)器周期M3

（取數(shù)運(yùn)算）T1T2T3機(jī)器周期M4（送結(jié)果）指令周期同步控制方式（以時(shí)定序，無應(yīng)答機(jī)制的方式）對(duì)于指令系統(tǒng)中的每條指令，其執(zhí)行所需的CPU周期數(shù)和時(shí)鐘周期數(shù)均實(shí)現(xiàn)約定，其實(shí)現(xiàn)方法為：*3.采用不定長(zhǎng)指令周期，大部分指令給予短指令周期，少數(shù)指令信號(hào)給予長(zhǎng)指令周期，如：非訪存指令為兩個(gè)機(jī)器周期，訪存指令為3個(gè)或更多的機(jī)器周期。T1T2T3T4T1T2T1T2T3T4T1T2T3INR0指令周期機(jī)器周期M1（取指）機(jī)器周期M3（運(yùn)算）M3（取數(shù)運(yùn)算）機(jī)器周期M4（送結(jié)果）T1T2T3T4T1T2M1（取指）ADDR0,[D]指令周期T1T2T3T4T1T2機(jī)器周期M1（取指）STA[D],R0指令周期機(jī)器周期M2（形成地址）M2（形成地址）異步控制方式（以序定時(shí)，有應(yīng)答機(jī)制的方式）根據(jù)具體指令的具體要求，分配給不盡相同的執(zhí)行時(shí)間。其實(shí)現(xiàn)方法為：*1.根據(jù)具體指令的需要，要多少節(jié)拍就產(chǎn)生多少節(jié)拍，如訪問慢速存儲(chǔ)器的異步機(jī)器周期，在T3↓檢查READY，若無效，則插入Tw；*2.指令執(zhí)行完畢，須發(fā)應(yīng)答信號(hào)，控制器收到后才能進(jìn)入下一條指令或操作的執(zhí)行。T1T2T3TwTwTw……TwTwTwT4READY=0000……001

↓

↓

↓

↓……↓

↓

↓機(jī)器周期M1（取指）3.時(shí)序的產(chǎn)生與時(shí)序發(fā)生器：時(shí)序由CU根據(jù)TU提供的時(shí)標(biāo)信號(hào)綜合產(chǎn)生；時(shí)序發(fā)生器的作用是將振蕩器提供的串行CLK脈沖轉(zhuǎn)換成空間上獨(dú)立輸出的節(jié)拍電位（用于表示不同的機(jī)器周期）和節(jié)拍脈沖（用于表示不同的時(shí)鐘周期），為CU提供CPU周期和時(shí)鐘周期的區(qū)分信號(hào)（時(shí)標(biāo)）；

時(shí)序發(fā)生器的結(jié)構(gòu)：采用模K計(jì)數(shù)器、譯碼器、啟?？刂七壿?、時(shí)鐘源構(gòu)成節(jié)拍發(fā)生器.TU結(jié)構(gòu)圖TU時(shí)序圖5.3微程序設(shè)計(jì)技術(shù)和微程序控制器

一、微程序控制器的基本概念1.微程序控制器的設(shè)計(jì)思想：將指令的執(zhí)行過程分解為若干步基本操作來完成，每一基本操作由一條微指令的執(zhí)行來實(shí)現(xiàn)；每條微指令由若干個(gè)微命令組成；每條微命令完成計(jì)算機(jī)的一個(gè)最小操作（微操作）；完成一條指令功能所需的微指令序列稱為微程序；每條指令均由相應(yīng)的微程序與其對(duì)應(yīng)；將整個(gè)指令系統(tǒng)的微程序全部存放于控制器中專設(shè)的控制存儲(chǔ)器中，該存儲(chǔ)器稱為控制ROM或簡(jiǎn)寫為CM；執(zhí)行指令即相當(dāng)于執(zhí)行CM中相應(yīng)的微程序，完成基本操作即相當(dāng)于執(zhí)行微指令。一、微程序控制器的基本概念2.微程序控制的有關(guān)基本概念：微操作：指令執(zhí)行所必須完成的最小操作，如：DB→IR，PC+1→PC，R0→R1；注：微操作均為數(shù)據(jù)或信息的傳送操作，各種運(yùn)算和處理在傳送過程中加以實(shí)現(xiàn)；微命令：組成微指令的最小單位，是微操作的驅(qū)動(dòng)信號(hào)，如：門控電位、寄存器的打入、置位、復(fù)位脈沖等，一個(gè)微命令完成一個(gè)微操作；微指令：在同一CPU周期中同時(shí)執(zhí)行的所有微命令的集合，由CM提供，控制ROM的每一個(gè)存儲(chǔ)單元存放一條微指令；微周期（機(jī)器周期）：執(zhí)行一條微命令所需的時(shí)間，對(duì)應(yīng)于節(jié)拍電位周期；微地址：微指令在CM中存放的位置；微程序：在指令周期中順序執(zhí)行的微指令序列。二、微指令的格式及編碼要求：1.典型的微指令格式（二字段格式）：操作控制部分（微命令字段）+順序控制部分（下址部分）?？刂撇糠郑寒a(chǎn)生和提供微命令的部分，其長(zhǎng)度視CPU操作所需的微操作數(shù)量決定，一般有幾十～幾千位之多；順序控制部分（下址）：提供下一條微指令的地址，在下一拍尋址，由CLK驅(qū)動(dòng)，其長(zhǎng)度由整個(gè)指令系統(tǒng)的全部微程序的微指令數(shù)決定。二、微指令的格式及編碼要求：2.微指令的編碼要求與編碼方法：編碼要求：以最小的控制ROM容量存放微程序，以最快的速度保證微程序的正確執(zhí)行；*1.有利于縮短微指令的長(zhǎng)度（容量性）；*2.有利于減少CM的單元數(shù)（容量性）；*3.能同時(shí)完成的微操作盡量安排在同一微指令中，以利于加快執(zhí)行速度（速度性）；*4.有利于微指令的修改和擴(kuò)充，增加微程序的靈活性（通用性）。二、微指令的格式及編碼要求：2.微指令的編碼要求與編碼方法：編碼方法：*1.直接表示法（非編碼方法）：指令的編碼為水平型微指令格式，采用1位微命令激勵(lì)一條控制線（1有效，0無效），計(jì)算機(jī)需要多少種操作，控制部分就設(shè)計(jì)多少長(zhǎng)，直接將微命令集合存放于CM，該方法簡(jiǎn)單明了，但字太長(zhǎng)，特點(diǎn)是速度快，屬并行方式；二、微指令的格式及編碼要求：2.微指令的編碼要求與編碼方法：編碼方法：*2.字段編碼法：將控制部分段，各段內(nèi)采用直接編碼方法，其目的為了縮短微指令的速度，便于存儲(chǔ)。編碼原則：

將互斥的微命令分在一組，相關(guān)的則分在不同組，然后分組編碼后存儲(chǔ)；

執(zhí)行時(shí)需分組譯碼，形成真正的控制信號(hào)，但需留出一個(gè)全零狀態(tài)表示不發(fā)任何操作。二、微指令的格式及編碼要求：3.控制存儲(chǔ)器容量的計(jì)算：例題1：假設(shè)某CPU的指令系統(tǒng)有250條指令，每條指令由8個(gè)CPU周期組成，其中取指微指令是所有指令共享的。已知每條微指令的微操作的部分為80位，試求控制ROM的容量為多少？（單元數(shù)×字長(zhǎng)）解：?jiǎn)卧獢?shù)=指令數(shù)×（機(jī)器周期數(shù)-1）+1=250*（8-1）+1=1751

字長(zhǎng)=控制部分+下址部分=80+11=91例題2：假設(shè)某CPU的指令系統(tǒng)有100條指令，每條指令的微程序由5條微指令組成，其中取指微指令是所有指令共享的。系統(tǒng)共有1000種不同的微操作，并可分成互斥的10組，試求控制ROM的容量為多少？（單元數(shù)×字長(zhǎng)）解：?jiǎn)卧獢?shù)=指令數(shù)×（機(jī)器周期數(shù)-1）+1=100*（5-1）+1=401

字長(zhǎng)=控制部分+下址部分=10*7+9=79三、微程序控制的組成與微程序的執(zhí)行過程1.微程序控制器的結(jié)構(gòu)和組成：CM（控制ROM）、μIU（微指令部件）、μAU和μAR、μAD（微地址部件）。*

1.操作控制存儲(chǔ)器CM（控制ROM）：

存儲(chǔ)整個(gè)指令系統(tǒng)所有指令對(duì)應(yīng)的微程序，共用取指微指令，每個(gè)微程序的入口地址由相應(yīng)指令的譯碼信號(hào)決定；*

2.μIU微指令部件：

微指令寄存器μIR和微指令分段譯碼器μID；其中μIR的控制部分分成若干段，分別由各段譯碼器譯碼后輸出微命令，其中一部分用于CPU內(nèi)部控制，另一部分通過CB總線輸出用于系統(tǒng)控制，微地址部分（下址）送微地址形成部件，形成下址；三、微程序控制的組成與微程序的執(zhí)行過程*3.微地址部件(μAU和μAR、μAD)：

提供微地址和微程序入口地址。下址的形成：·RESET后指向取指微指令；·取入指令后由指令譯碼器提供相應(yīng)微程序的入口地址；·在微程序中由微指令的下址部分提供微程序內(nèi)的微指令地址；·在微程序中的最后一條微指令的下址指向取指微指令。三、微程序控制的組成與微程序的執(zhí)行過程2.微程序的執(zhí)行過程：從1號(hào)微地址開始，取出取指微指令執(zhí)行，完成取指操作，PC→AR→內(nèi)存→DR→IR；ID對(duì)IR中的OP碼譯碼后形成取入指令對(duì)應(yīng)的微程序入口地址；逐條取出該段微程序執(zhí)行，最后一條微指令的下址指向控存的1號(hào)微地址；重新開始取指過程，取出下一條指令后再執(zhí)行對(duì)應(yīng)的微程序。共享取指控制IN指令形地控制03HIN指令取數(shù)控制04HIN指令執(zhí)行控制01HADD指令形地控制06HADD指令取數(shù)控制07HADD指令執(zhí)行控制01HSTA指令形地控制09HSTA指令取數(shù)控制0AHSTA指令執(zhí)行控制01HOUT指令形地控制0CHOUT指令取數(shù)控制0DHOUT指令執(zhí)行控制01HJMP指令形地控制0FHJMP指令取數(shù)控制10HJMP指令執(zhí)行控制01H01H指令1→02H03H04H指令2→05H06H07H指令3→08H09H0AH指令4→0BH0CH0DH指令5→0EH0FH10H段1…段n下址譯1…譯nμADμAUμARIDμIDμIR下址狀態(tài)標(biāo)志RESETμIUIUIRCB→(CK1…CKn) DB

微地址部件控存CM5.5流水線技術(shù)

一、指令執(zhí)行方式的種類：順序執(zhí)行、重疊執(zhí)行、流水線執(zhí)行。1.順序執(zhí)行方式：指令內(nèi)外均采用串行執(zhí)行的方式，如：

指令1指令2特點(diǎn)為：就整個(gè)程序而言是順序執(zhí)行，就一條指令而言，其內(nèi)部各操作也順序執(zhí)行；控制簡(jiǎn)單，但速度慢，CPU資源、總線利用率低。取指1形地1取數(shù)1運(yùn)算1寫回1取指2形地2取數(shù)2運(yùn)算2寫回2……5.5流水線技術(shù)2.重疊執(zhí)行方式：多條指令不同節(jié)拍（基本操作）可同時(shí)執(zhí)行的方式；特點(diǎn)為：就每條指令而言，其內(nèi)部操作順序執(zhí)行，就相鄰兩條指令而已，其某些操作是同時(shí)（并行）執(zhí)行的；指令周期不變，但從整個(gè)程序的執(zhí)行速度看，得到了提高；若處理器中所有部件均重疊執(zhí)行，則演變?yōu)榱魉€方式。取指1形地1取數(shù)1運(yùn)算1寫回1取指2形地2取數(shù)2運(yùn)算2寫回1……5.5流水線技術(shù)3.流水線方式：將指令的執(zhí)行過程分解為若干個(gè)子過程，分別由處理器內(nèi)部不同的處理子部件（硬件）去并行執(zhí)行的方式，如：取指1形地1取數(shù)1運(yùn)算1存數(shù)1取指2形地2取數(shù)2運(yùn)算2存數(shù)2取指3形地3取數(shù)3運(yùn)算3存數(shù)3取指4形地4取數(shù)4運(yùn)算4存數(shù)4取指5形地5取數(shù)5運(yùn)算5存數(shù)5WU寫回ALU運(yùn)算BU取數(shù)AU形地IU、CU取指5.5流水線技術(shù)二、流水線組成與流水線特點(diǎn)：1.流水線的組成：由多個(gè)不同的處理器部件組成，每個(gè)部件完成一種基本操作。如分成：取指（IU、CU）、形成地址（AU）、取數(shù)（BU）、運(yùn)算（ALU）、回送（WU部件）；每條指令的執(zhí)行時(shí)間為T，子過程執(zhí)行時(shí)間為ΔT，則每隔Δt=T/5，從流水線上流出一條指令，5.5流水線技術(shù)二、流水線組成與流水線特點(diǎn)：2.流水線的結(jié)構(gòu)：流水線中各分處理部件由處理部分+鎖存器構(gòu)成，以使各功能部件具有緩沖作用，成為完全獨(dú)立的功能部件；每個(gè)子過程還可以分解成更小的子過程，即在功能部件內(nèi)部再采用流水線結(jié)構(gòu)（稱為超流水線），如將浮點(diǎn)運(yùn)算器內(nèi)部采用3級(jí)超流水線：階碼處理部件（Δt1）尾數(shù)處理部件（Δt2）規(guī)格化處理部件（Δt3）取指鎖存形地鎖存取數(shù)鎖存運(yùn)算鎖存寫回鎖存5.5流水線技術(shù)二、流水線組成與流水線特點(diǎn)：3.流水線的特點(diǎn)（與順序方式比較）：流水線中處理的任務(wù)必須是連續(xù)的，這樣才能使流水線發(fā)揮最大效率，而重疊方式則不必連續(xù)；各功能段的處理時(shí)間Δti盡可能相等，若不等，則可采用短段合并、長(zhǎng)段拆分方式盡量使各段的Δti均等；若實(shí)在不等，則取maxΔti作為Δt，否則將形成流水線堵塞和斷裂現(xiàn)象；流水線啟動(dòng)和結(jié)束時(shí)需要裝入時(shí)間和排空時(shí)間，只有當(dāng)流水線滿的時(shí)候，效率最高。5.5流水線技術(shù)三、流水線中的訪存沖突和相關(guān)處理（阻塞）：訪存沖突（資源沖突）：沖突原因：取指、取數(shù)同時(shí)使用總線和內(nèi)存；解決