半導體物理與器件第十一章課件

半導體物理與器件陳延湖半導體物理與器件陳延湖1MOSFET器件特性的非理想特性MOSFET的按比例縮小理論（SCALINGDOWN）MOSFET的閾值電壓修正本章重點問題：第十一章金屬氧化物半導體場效應晶體管：概念的深入MOSFET器件特性的非理想特性本章重點問題：第十一章金屬2本章主要內(nèi)容：非理想效應(11.1)亞閾值電導溝道長度調(diào)制遷移率變化速度飽和彈道輸運MOSFE按比例縮小理論(11.2)恒定電場按比例縮小準恒電場按比例縮小MOSFET閾值電壓修正(11.3)短溝道效應窄溝道效應MOSFET的附加電學特性（11.4）擊穿電壓離子注入進行閾值調(diào)整本章主要內(nèi)容：非理想效應(11.1)311.1.1亞閾值電導亞閾值電導：當柵源電壓Vgs小于或等于閾值電壓Vt時，MOS漏電流ID并不為零，該電流稱為亞閾值電流，對應的溝道電導稱為亞閾值電導。MOS工作狀態(tài)亞閾值區(qū)截止區(qū)飽和區(qū)線性區(qū)表面狀態(tài)多子積累和耗盡區(qū)弱反型區(qū)強反型區(qū)強反型區(qū)(夾斷部分)11.1.1亞閾值電導亞閾值電導：當柵源電壓Vgs小于或等于4源到柵到漏的勢壘結(jié)構(gòu)圖c為偏置在亞閾值區(qū)，源到柵的勢壘結(jié)構(gòu)，該結(jié)構(gòu)類似于NPN型雙極晶體管的勢壘分布亞閾值區(qū)漏電流ID隨VGS的變化規(guī)律為指數(shù)關系NPN源到柵到漏的勢壘結(jié)構(gòu)圖c為偏置在亞閾值區(qū)，源到柵的勢壘結(jié)構(gòu)，5該指數(shù)規(guī)律可以表達為：當VDS大于幾個kT/e時該指數(shù)規(guī)律可以表達為：當VDS大于幾個kT/e時6例題：考慮一個被偏置于亞閾值區(qū)的MOSFET，VDS>>KT/e，基于以上理想指數(shù)電流關系，要使漏電流變化10倍，柵電壓應如何變化。柵壓每改變60mV,就會引起亞閾值電流一個數(shù)量級的改變，亞閾值區(qū)具有很好的柵控效應。例題：考慮一個被偏置于亞閾值區(qū)的MOSFET，VDS>>KT7含有數(shù)個MOSFET的大規(guī)模集成電路中，亞閾值電流可以造成很大的功耗，因此電路設計者必須考慮亞閾值電流的影響。應保證MOSFET被偏置在遠低于閾值電壓的狀態(tài)從而使器件處于徹底關斷狀態(tài)。MOS的亞閾值區(qū)增益較大，具有雙極晶體管的特性，且漏電流較小，在低電壓，低功耗電路中有一定應用價值。含有數(shù)個MOSFET的大規(guī)模集成電路中，亞閾值電流可以造成很811.1.2溝道長度調(diào)制效應溝道長度調(diào)制效應：當MOSFET偏置在飽和區(qū)時，漏源電壓VDS使漏端的耗盡區(qū)橫向延伸而進入溝道，溝道被夾斷，從而減少了有效溝道長度，影響到漏電流IDS的大小。漏源電壓VDS對漏電流ID有調(diào)制作用11.1.2溝道長度調(diào)制效應溝道長度調(diào)制效應：當MOSFE9

求與的關系：對漏和襯底形成的NP結(jié)，其可視為單邊突變結(jié)，施加的VDS可認為全部落在P襯底上，則漏源電壓為VDS時，漏-襯底結(jié)的空間電荷寬度為：當 求與的關系：對漏和襯底形成的NP結(jié)，其可視為單邊突變結(jié)，當10襯底摻雜濃度越低，溝道調(diào)制效應越強；溝道長度L越短,溝道長度調(diào)制效應越強襯底摻雜濃度越低，溝道調(diào)制效應越強；溝道長度L越短,溝道長度11此時MOSFET的飽和區(qū)漏電流可寫為：溝道長度調(diào)制系數(shù)輸出電阻：此時MOSFET的飽和區(qū)漏電流可寫為：溝道長度調(diào)制系數(shù)輸出電12例L=2.4umL=0.6umID例L=2.4umL=0.6umID1311.1.3-4遷移率變化及速度飽和影響遷移率的三個主要因素：器件工作溫度T由MOS柵壓產(chǎn)生的垂直電場由MOS漏源電壓產(chǎn)生的橫向溝道電場11.1.3-4遷移率變化及速度飽和影響遷移率的三個主要因14溫度升高，反型層電子遷移率下降晶格散射MOSFET的漏電流隨溫度升高而下降溫度升高，反型層電子遷移率下降晶格散射MOSFET的漏電流隨15例T=25degreeT=-25degereeID例T=25degreeT=-25degereeID16柵壓升高，遷移率下降

對N溝道器件，正柵壓使電子被吸引到半導體的表面，而隨后又由于電子間的庫倫力而被排斥，從而產(chǎn)生載流子的表面散射效應。隨著柵壓的升高，表面散射效應變強，載流子的遷移率下降。柵壓升高，遷移率下降對N溝道器件，正柵壓使電子被吸17溝道橫向水平電場增強，遷移率下降，超過臨界場強出現(xiàn)速度飽和E由于強電場效應，VDS所致的水平電場E將使載流子微分遷移率下降，并最終降為0，此時載流子發(fā)生速度飽和，IDS也會提前進入飽和狀態(tài)。電子的飽和速度飽和漏電流修正溝道橫向水平電場增強，遷移率下降，超過臨界場強出現(xiàn)速度飽和E18速度飽和導致：VDS(sat）比理想關系小ID(sat）大約是VGS的線性函數(shù)，而不是前面所述的理想平方律關系，因而ID（sat）比理想值小電子的飽和速度速度飽和導致：電子的飽和速度19隨著MOSFET溝道長度的縮小，溝道長度L與載流子的散射間的平均自由距離相比擬，此時載流子的一部分可以不經(jīng)散射而到達源漏極，這種運動稱為彈道輸運彈道輸運：載流子以比平均漂移速度或飽和速度更快的速度輸運彈道輸運發(fā)生于亞微米器件（L<1um)，隨著MOSFET技術發(fā)展，彈道輸運會變得更加重要半導體物理與器件第十一章ppt課件20非理想效應MOSFET按比例縮小理論閾值電壓修正。。非理想效應21MOSFET的按比例縮?。╯calingdown）理論：由氧化層厚度按一定比例同時減小L，tox和W，可保持Ids不變，但器件占用面積WL減小，電路集成度提高?？s小MOSFET尺寸是集成電路工藝發(fā)展的總趨勢。MOSFET按比例縮小的三種方案：恒定電場按比例縮小恒定電壓按比例縮小準恒定電場按比例縮小(通用按比例縮小理論）MOSFET的按比例縮?。╯calingdown）理論：由22恒定電場按比例縮?。褐钙骷叽绾碗娫措妷旱缺壤乜s小，而電場（水平和垂直）保持不變。從而確保器件的可靠性若VdsVdsmax=VDD不變的情況下，減小L將導致?lián)舸╇妷航档秃愣妶霭幢壤s?。褐钙骷叽绾碗娫措妷旱缺壤乜s小，而電場23恒定電場按比例縮小方案：xdxd‘耗盡層厚度變化：恒定電場按比例縮小方案：xdxd‘耗盡層厚度變化：24工作電流的變化：閾值電壓的變化：功耗的變化：工作電流的變化：閾值電壓的變化：功耗的變化：25半導體物理與器件第十一章ppt課件26恒定電場按比例縮小方案優(yōu)點：電路密度增加(1/k2)倍功耗降低(k2)器件時延降低(k)

倍器件fT提高(k2)倍電場恒定，器件可靠性好恒定電場按比例縮小方案缺點：電源電壓下降，導致電路動態(tài)范圍及噪聲容限減小閾值電壓減小，導致較大的亞閾值電流恒定電場按比例縮小方案優(yōu)點：恒定電場按比例縮小方案缺點：27按恒定電壓按比例縮小方案的優(yōu)點：電路密度增加(1/k2)倍器件速度1/k2倍提高系統(tǒng)的電源電壓不用改變

缺點：電路功耗1/k倍增大器件內(nèi)部電場增強準恒電場按比例縮小方案按恒定電壓按比例縮小方案的優(yōu)點：準恒電場按比例縮小方案28在MOSIC發(fā)展中實際上采用的是不完全等比例的縮小規(guī)則，或叫作優(yōu)化的按比例縮小規(guī)則。當特征尺寸縮小到深亞微米，采用的是準恒定電場的不等比例縮小規(guī)則。參數(shù)縮小的比例系數(shù)器件尺寸k電壓εk摻雜濃度ε/k1<ε<1/kk<1耗盡層寬度變化?電場強度變化?工作電流變化?功耗變化?在MOSIC發(fā)展中實際上采用的是不完全等比例的縮小規(guī)則，或叫29準恒電場按比例縮小方案：器件特性的變化舉例：耗盡層寬度電場強度工作電流功耗準恒電場按比例縮小方案：器件特性的變化舉例：耗盡層寬度電場強30半導體物理與器件第十一章ppt課件31數(shù)據(jù)來源：THEINTERNATIONALTECHNOLOGYROADMAPFORSEMICONDUCTORS（ITRS)

數(shù)據(jù)來源：THEINTERNATIONALTECHNOL32間距間距33Scaling-downisnotforeverBut“forever”canbedelayedScaling-downisnotforeverBut34非理想效應MOSFET按比例縮小理論閾值電壓修正短溝道效應窄溝道效應。。非理想效應35短溝道效應短溝道效應：在增強型短溝道器件中，源端和漏端PN結(jié)的空間電荷區(qū)會進入有效溝道區(qū)，即柵下耗盡區(qū)電荷很大一部分被源漏PN結(jié)所提供，因此只需要較少的柵電荷就可以達到反型，從而使Vth降低，且隨溝道長度L的減小，Vth下降的越多。Vth降低XdXsMOS:MOSFET:短溝道效應短溝道效應：在增強型短溝道器件中，源端和漏端PN結(jié)36？XdXsMOS:MOS:？XdXsMOS:MOS:37令：柵下空間電荷區(qū)厚度為XdT漏源空間電荷區(qū)厚度Xs，Xd。源漏擴散結(jié)深為rj假設：則總反型空間電荷面密度：XdTXsXd由柵壓控制的反型電荷為圖中梯形區(qū)域：令：假設：則總反型空間電荷面密度：XdTXsXd由柵壓控制的38則：由幾何推導可得：XdXs所以：則：由幾何推導可得：XdXs所以：39分析則：隨著溝道長度的減小，閾值電壓負向移動量增加，短溝道效應明顯。隨著襯底摻雜濃度的增加，發(fā)生短溝道效應時，其閾值移動量也將變大。隨著擴散結(jié)深rj的變小，閾值移動量將減小，淺結(jié)可以減小短溝道效應。薄柵氧化層可以增大Co，閾值偏移量也將減小，從而減小短溝道效應。分析則：隨著溝道長度的減小，閾值電壓負向移動量增加，短溝道效40例11.3計算由短溝道效應引起的閾值電壓的變化考慮一個n溝道MOSFET，參數(shù)如下：Na=3x1016cm-3，tox=200?，設L=1um，rj=0.3um。求XdTXsXdtox例11.3計算由短溝道效應引起的閾值電壓的變化考慮一個n溝道41求氧化層電容：計算反型電勢VB:計算表面空間電荷區(qū)（耗盡區(qū)）厚度:求氧化層電容：計算反型電勢VB:計算表面空間電荷區(qū)（耗盡區(qū)）42代入以下公式求可見閾值電壓偏移為-0.0726V,是比較大的，需要在器件建模及設計中加以考慮。代入以下公式求可見閾值電壓偏移為-0.0726V,是43若采用薄柵氧化層，低襯底摻雜，淺源漏結(jié)工藝參數(shù)重新計算Na=3x1016cm-3，tox=200?，設L=1.0um，rj=0.3umNa=1016cm-3，tox=120?，設L=0.75um，rj=0.25um則：若采用薄柵氧化層，低襯底摻雜，淺源漏結(jié)工藝參數(shù)重新計算Na=44當溝道長度小于2um時，短溝道效應變的明顯當溝道長度小于2um時，短溝道效應變的明顯45窄溝道效應窄溝道效應：當MOSFET的橫向?qū)挾萕與溝道耗盡區(qū)寬度xdT可比擬時，在溝道寬度的兩側(cè)存在一個附加的耗盡空間電荷區(qū)，導致器件的VTH升高，且寬度W越小，VTH增加的越多。窄溝道效應窄溝道效應：當MOSFET的橫向?qū)挾萕與溝道耗盡區(qū)46假設附加電荷區(qū)域為一個半徑為xdT的四分之一圓柱則：顯然，隨寬度W的逐漸變小，閾值正向偏移量不可忽略，且越來越大。假設附加電荷區(qū)域為一個半徑為xdT的四分之一圓柱則：47例11.4設計溝道寬度使之窄溝效應限制在某一值考慮一個n溝MOSFET，參數(shù)如下：Na=3x1016cm-3，tox=200?，假設附加電荷區(qū)域為四分之一圓柱，求溝道寬度W最小值，使閾值電壓偏移量限制在0.2V.解：由得：例11.4設計溝道寬度使之窄溝效應限制在某一值考慮一個n溝M48由條件可知：所以：由條件可知：所以：49小結(jié)：窄溝道器件使閾值變大，而短溝道器件使閾值電壓變小。同時受窄溝和短溝道效應影響的器件，不是兩個效應的簡單疊加，要建立更為精確的三維模型進行計算。短溝道效應窄溝道效應小結(jié)：窄溝道器件使閾值變大，而短溝道器件使閾值電壓變小。短溝50MOSFET基本工作原理MOSFET的頻率限制特性非理想效應MOSFET按比例縮小理論閾值電壓修正(小尺寸效應：短溝，窄溝）MOS擊穿特性MOSFET基本工作原理51MOSFET擊穿特性—柵氧化層擊穿柵氧化層擊穿：當柵氧化層中的電場變得足夠大，擊穿就會發(fā)生，對二氧化硅擊穿時場強為6x106V/cm左右。例如：tox=500?時因氧化層中可能產(chǎn)生缺陷等，通常安全柵壓低于30V，若安全因子為3，則上述結(jié)構(gòu)安全柵壓為10VMOSFET擊穿特性—柵氧化層擊穿柵氧化層擊穿：當柵氧化層中52MOSFET擊穿特性—雪崩擊穿雪崩擊穿：漏極附近的空間電荷區(qū)離化可以造成雪崩擊穿。倍增效應襯底摻雜濃度臨界擊穿場強例如：P型襯底摻雜濃度Na=3X1016cm-3，對應擊穿電壓為25v。但實際的雪崩擊穿電壓會低于該值。MOSFET擊穿特性—雪崩擊穿雪崩擊穿：漏極附近的空間電荷區(qū)53MOSFET擊穿特性—雪崩擊穿漏極是一個相當淺的擴散區(qū)并發(fā)生彎曲，彎曲處電場有集中趨勢，從而降低了擊穿電壓。MOSFET擊穿特性—雪崩擊穿漏極是一個相當淺的54MOSFET擊穿特性—寄生晶體管擊穿寄生晶體管擊穿MOSFET擊穿特性—寄生晶體管擊穿寄生晶體管擊穿55MOSFET擊穿特性—寄生晶體管擊穿寄生NPN晶體管的導通和擊穿導致mos器件的雪崩擊穿曲線出現(xiàn)反轉(zhuǎn)和負阻特性。該現(xiàn)象涉及一個正反饋的過程MOSFET擊穿特性—寄生晶體管擊穿寄生NPN晶體管的導通和56MOSFET擊穿特性—寄生晶體管擊穿1碰撞電離導致載流子倍增2空穴被掃入襯底3空穴電流造成的電勢降落引起源-襯底結(jié)的正偏4附加的電子注入并流到漏MOSFET擊穿特性—寄生晶體管擊穿1碰撞電離導致載流子倍571碰撞電離導致載流子倍增2空穴被掃入襯底3空穴電流造成的電勢降落引起源-襯底結(jié)的正偏4附加的電子注入并流到漏當反轉(zhuǎn)擊穿時:加大較小因而：對NPN晶體管較小倍增因子則1碰撞電離導致載流子倍增2空穴被掃入襯底3空穴電流造成58MOSFET擊穿特性—源漏穿通效應源漏穿通效應(漏誘導勢壘降低DIBL）：漏-襯底空間電荷區(qū)完全經(jīng)過溝道區(qū)延展到源-襯底空間電荷區(qū)，此時源、漏之間的勢壘完全消失，從而產(chǎn)生較大的電流。MOSFET擊穿特性—源漏穿通效應源漏穿通效應(漏誘導勢壘降59例：計算理論上的穿通電壓，假設pn結(jié)為突