《VHDL硬件描述語言》課程教學(xué)大綱

《VHDL硬件描述語言》課程教學(xué)大綱課程代碼：ABJD0414課程中文名稱:VHDL硬件描述語言課程英文名稱：Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage課程性質(zhì)：必修課程學(xué)分數(shù)：2學(xué)分課程學(xué)時數(shù)：32學(xué)時授課對象：自動化專業(yè)本課程的前導(dǎo)課程：電路，模擬電子，C語言程序設(shè)計一、課程簡介本課程是電類專業(yè)的專業(yè)基礎(chǔ)課，要求學(xué)生通過本課程的學(xué)習(xí)和實驗，初步掌握常用EDA工具的使用方法、FPGA的開發(fā)技術(shù)以及VHDL語言的編程方法。能比較熟練地使用QuartusII等常用EDA軟件對FPGA和CPLD作一些簡單電路系統(tǒng)的設(shè)計，同時能較好地使用VHDL語言設(shè)計簡單的邏輯電路和邏輯系統(tǒng)，學(xué)會行為仿真、時序仿真和硬件測試技術(shù)，為現(xiàn)代EDA工程技術(shù)的進一步學(xué)習(xí)，ASIC器件設(shè)計以及超大規(guī)模集成電路設(shè)計奠定基礎(chǔ)。

作為一門專業(yè)基礎(chǔ)課，除了為現(xiàn)代電子線路課程，軟件無線電課程奠定理論和實踐方面的基礎(chǔ)外，還是其他一些課程的先修課，如微電子導(dǎo)論、現(xiàn)代ASIC設(shè)計、硬件描述語言仿真/綜合器設(shè)計、大規(guī)模集成電路設(shè)計等。二、教學(xué)基本內(nèi)容和要求（一）概論介紹現(xiàn)代EDA技術(shù)，VHDL概況，介紹自頂向下的系統(tǒng)設(shè)計方法以及FPGA和CPLD的基本技術(shù)，要求對現(xiàn)代EDA技術(shù)及實現(xiàn)工具的使用方法和發(fā)展情況有一初步了解。重點與難點：EDA技術(shù)的設(shè)計工具（二）EDA設(shè)計流程及工具首先介紹基于EDA軟件的FPGA/CPLD開發(fā)流程和ASIC設(shè)計流程，然后分別介紹與這些設(shè)計流程中各環(huán)節(jié)密切相關(guān)的EDA工具軟件，最后簡述QuartusII的基本情況和IP。重點與難點：EDA仿真設(shè)計流程。（三）FPGA/CPLD結(jié)構(gòu)與應(yīng)用主要介紹幾類常用的大規(guī)模可編程邏輯器件的結(jié)構(gòu)和工作原理。對CPLD的乘積項原理和FPGA的查找表原理分別進行剖析。最后介紹相關(guān)的編程下載和測試技術(shù)。重點與難點：FPGA/CPLD的工作作原理及編程技術(shù)。（四）VHDL設(shè)計初步通過數(shù)個簡單、完整而典型的VHDL設(shè)計示例，使學(xué)生初步了解用VHDL表達和設(shè)計電路的方法，并對由此而引出的VHDL語言現(xiàn)象和語句規(guī)則能逐步趨向系統(tǒng)的了解。重點與難點：VHDL的語言結(jié)構(gòu)與語句規(guī)則。（五）QuartusII應(yīng)用向?qū)ㄟ^實例，詳細介紹基于QuartusII的VHDL文本輸入設(shè)計流程，包括設(shè)計輸入、綜合、適配、仿真測試和編程下載等方法，以及QuartusII包含的一些有用的測試手段，最后介紹原理圖輸入設(shè)計方法。重點與難點：QuartusII軟件的使用（六）VHDL設(shè)計進階介紹一些新的實例及相關(guān)的VHDL語法知識，使學(xué)生進一步了解VHDL語言現(xiàn)象和語句規(guī)則的特點，以及應(yīng)用VHDL表達與設(shè)計電路的方法。重點與難點：VHDL的進階設(shè)計方法

（七）宏功能模塊與IP應(yīng)用Altera提供了可參數(shù)化的宏功能模塊和LPM函數(shù)，并基于Altera器件的結(jié)構(gòu)做了優(yōu)化設(shè)計，使得設(shè)計的效率和可靠性得到了很大的提高?？梢愿鶕?jù)實際電路的設(shè)計需要，選擇LPM庫中的適當(dāng)模塊，并為其設(shè)定適當(dāng)?shù)膮?shù)，滿足設(shè)計的需要。本章通過一些示例介紹LPM宏功能模塊與IP核的使用方法。重點與難點：LPM庫參數(shù)的設(shè)定與調(diào)用。

（八）狀態(tài)機設(shè)計介紹使用VHDL設(shè)計有限狀態(tài)機一般性程序結(jié)構(gòu)；介紹狀態(tài)機的實用程序設(shè)計、狀態(tài)編碼方法以及非法狀態(tài)排除技術(shù)。重點與難點：狀態(tài)機的設(shè)計方法。

（九）VHDL程序結(jié)構(gòu)與規(guī)則介紹VHDL的基本程序結(jié)構(gòu)，包括實體、結(jié)構(gòu)體、進程、庫和子程序等主要語句結(jié)構(gòu)，要求掌握VHDL可綜合程序設(shè)計的基本程序結(jié)構(gòu)。重點了解進程語句結(jié)構(gòu)及其運行特點。重點與難點：VHDL語言的結(jié)構(gòu)及各類語句。

（十）VHDL語句與VHDL仿真簡要介紹VHDL編程的3種描述風(fēng)格；介紹VHDL仿真方法、目的和延時模型、簡介VHDL程序綜合概念與可綜合的要求，介紹時序電路和組合電路的設(shè)計要點和方法。重點與難點：基于VHDL語言的仿真與測試。三、實驗教學(xué)內(nèi)容及基本要求實驗1：QuartusII軟件的使用

2學(xué)時實驗2：譯碼器/數(shù)據(jù)選擇器設(shè)計

2學(xué)時實驗3：計數(shù)器設(shè)計

2學(xué)時實驗4：VHDL有限狀態(tài)機設(shè)計

2學(xué)時四、教學(xué)方法與手段本課程是一門數(shù)字系統(tǒng)編程的課程，理論教學(xué)采用多媒體教學(xué)，通過對本課程的學(xué)習(xí)，學(xué)生能較好地掌握全新的硬件電子系統(tǒng)的設(shè)計技術(shù)，更深刻地了解計算機軟件語言與硬件語言實現(xiàn)的現(xiàn)代電子系統(tǒng)設(shè)計能力。通過理論學(xué)習(xí)與實踐設(shè)計鍛煉的緊密結(jié)合，提高理論與工程實際相結(jié)合的能力，為未來進一步的學(xué)習(xí)和工作實踐奠定良好基礎(chǔ)五、教學(xué)學(xué)時分配章節(jié)（或內(nèi)容）講課實驗合計概論

11（二）EDA設(shè)計流程及工具

11（三）FPGA/CPLD結(jié)構(gòu)與應(yīng)用

44（四）VHDL設(shè)計初步

426（五）QuartusII應(yīng)用向?qū)?/p>

224（六）VHDL設(shè)計進階

44（七）宏功能模塊與IP應(yīng)用

22（八）狀態(tài)機設(shè)計

22（九）VHDL程序結(jié)構(gòu)與規(guī)則

224（十）VHDL語句與VHDL仿真

22424832六、考核方式與成績評定標準1、考核方法:本課程考核由平時成績、實驗、測試等部分組成。2、成績評定:平時成績占（30%）由授課教師依據(jù)上課出勤率、課堂學(xué)習(xí)狀況、平時作業(yè)等給出成績；實驗占(30%),包括實驗過程與實驗報告；測試占40%,教師可根據(jù)情況采用論文或開卷考試的方式給出成績。七、教學(xué)參考資源1、參考書目：（1）韓克、柳秀山編著，《電子技能與EDA技術(shù)》，暨南大