時(shí)序邏輯電路習(xí)題解課件

第6章時(shí)序邏輯電路習(xí)題時(shí)序電路分析時(shí)序電路設(shè)計(jì)計(jì)數(shù)器分析設(shè)計(jì)序列信號(hào)發(fā)生器VHDL設(shè)計(jì)A組★B組★第1題第2題第3題第4題第5題第6題第7題第8題第9題第10題第11題第12題第13題第14題第15題第16題第17題第18題★★第6章時(shí)序邏輯電路習(xí)題時(shí)序電路分析A組★B組★第1題第1[題6.1]分析圖P6.1時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：從給定的電路寫出它的驅(qū)動(dòng)方程為J1=Q2'K1=1J2=Q1K2=1將上述驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程Q*=JQ'+K'Q，得到電路的狀態(tài)方程Q1*=Q1'Q2'Q2*=Q1Q2'輸出方程為Y=Q2根據(jù)狀態(tài)方程和輸出方程畫得的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖如圖A6.1所示。圖A6.1[題6.1]分析圖P6.1時(shí)序電路的邏輯功能，寫出電路的驅(qū)2[題6.2]分析圖P6.2時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說(shuō)明該電路能否自啟動(dòng)。解：由給定的電路圖寫出驅(qū)動(dòng)方程為D1=Q3'D2=Q1D3=Q1Q2將驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程Q*=D，得到電路的狀態(tài)方程Q1*=Q3'Q2*=Q1Q3*=Q1Q2電路的輸出方程為Y=(Q1'Q3)'=Q1+Q3'電路的狀態(tài)轉(zhuǎn)換圖如圖A6.2所示，電路能夠自啟動(dòng)。

圖A6.2[題6.2]分析圖P6.2時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)3[題6.3]分析圖P6.3時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路能否自啟動(dòng)。解：從給定的電路圖寫出驅(qū)動(dòng)方程為J1=K1=Q3'J2=K2=Q1J3=Q1Q2;K3=Q3將上面的驅(qū)動(dòng)方程代入JK天觸發(fā)器的特性方程后得到狀態(tài)方程為Q1*=Q3'Q1'+Q3Q1=Q3Q1Q2*=Q1Q2'+Q1'Q2=Q2

Q1Q3*=Q1Q2Q3'由電路圖上可知，輸出方程為Y=Q3根據(jù)狀態(tài)方程和輸出方程畫出的狀態(tài)轉(zhuǎn)換圖如圖A6.3所示。電路能夠自啟動(dòng)。圖A6.3[題6.3]分析圖P6.3時(shí)序電路的邏輯功能，寫出電路的驅(qū)4[題6.4]試分析圖P6.4所示時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，檢查電路能否自啟動(dòng)。解：從電路圖寫出驅(qū)動(dòng)方程為D0=(Q0+Q1)'

(Q1

Q2)=Q0'Q2'+Q0Q1'Q2+Q1Q2'D1=Q0D2=Q1將上述驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得到狀態(tài)方程Q0*=Q0'Q2'+Q0Q1'Q2+Q1Q2'Q1*=Q0Q2*=Q1輸出方程為Y=Q0Q1'Q2'根據(jù)得到的狀態(tài)方程和輸出方程，即可畫出電路的狀態(tài)轉(zhuǎn)換圖，如圖A6.4所示。當(dāng)電路進(jìn)入無(wú)效狀態(tài)(Q0Q1Q2=111)后，在時(shí)鐘信號(hào)作用下能自行進(jìn)入有效循環(huán)，所以電路能自啟動(dòng)。

圖A6.4[題6.4]試分析圖P6.4所示時(shí)序電路的邏輯功能，寫出電5[題6.5]試分析圖P6.5時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入邏輯變量。解：首先從電路圖寫出它的驅(qū)動(dòng)方程D1=AQ2'D2=A(Q1'Q2')'=A(Q1+Q2)將上式代入D觸發(fā)器的特性方程后得到電路的狀態(tài)方程Q1*=AQ2'Q2*=A(Q1+Q2)電路的輸出方程為Y=AQ1'Q2根據(jù)狀態(tài)方程和輸出方程畫出的狀態(tài)轉(zhuǎn)換圖如圖A6.5所示。圖A6.5[題6.5]試分析圖P6.5時(shí)序電路的邏輯功能，寫出電路的6[題6.6]分析圖P6.6給出的時(shí)序電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，檢查電路能否自啟動(dòng)，說(shuō)明電路實(shí)現(xiàn)的功能。A為輸入變量。解：由電路圖寫出驅(qū)動(dòng)方程為J1=K1=1J2=K2=A

Q1將上述驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得到狀態(tài)方程Q1*=Q1'Q2*=A

Q1

Q2輸出方程為Y=AQ1Q2+A'Q1'Q2'根據(jù)狀態(tài)方程和輸出方程畫出的狀態(tài)轉(zhuǎn)換圖如圖A6.6所示。因?yàn)椴淮嬖跓o(wú)效狀態(tài)，所以電路不存在自啟動(dòng)與否的問題。當(dāng)A=0時(shí)電路對(duì)CLK脈沖作二進(jìn)制加法計(jì)數(shù)，A=1時(shí)作二進(jìn)制減法計(jì)數(shù)。圖A6.6[題6.6]分析圖P6.6給出的時(shí)序電路，畫出電路的狀態(tài)轉(zhuǎn)7[題6.7]分析圖P6.7的時(shí)序邏輯電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路能否自啟動(dòng)。解：由電路圖寫出驅(qū)動(dòng)方程為J0=K0=1J1=Q0'(Q2'Q3')';K1=Q0'J2=Q0'Q3;K2=Q0'Q1'J3=Q0'Q1'Q2';K3=Q0'將上述驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得到狀態(tài)方程為Q0*=Q0'Q1*=Q0'Q1'(Q2+Q3)+Q0Q1Q2*=Q0'Q2'Q3+(Q0+Q1)Q2Q3*=Q0'Q1'Q2'Q3'+Q0Q3輸出方程為Y=Q0'Q1'Q2'Q3'根據(jù)狀態(tài)方程和輸出方程畫出的狀態(tài)轉(zhuǎn)換圖如圖A6.7所示。電路能自啟動(dòng)。

圖A6.7[題6.7]分析圖P6.7的時(shí)序邏輯電路，寫出電路的驅(qū)動(dòng)方8[題6.8]分析圖P6.8電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。圖中的X、Y分別表示輸入邏輯變量和輸出邏輯變量。解：首先從給定電路圖寫出它的驅(qū)動(dòng)方程J0=(XEQ1)';K0=(XQ1)'J1=XEQ0;K1=(X'Q0)'將上面的驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得到電路的狀態(tài)方程Q0*=(XOQ1)'Q0'+(XQ1)Q0=X'Q1'Q0'+XQ1Q1*=(XEQ0)Q1'+(X'Q0)Q1=XQ1'Q0'+X'Q0輸出方程為Y=XQ1+X'Q0根據(jù)狀態(tài)方程和輸出方程畫出的狀態(tài)轉(zhuǎn)換圖如圖A6.8所示。

圖A6.8[題6.8]分析圖P6.8電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方9[題6.9]試畫出用4片74LS194A組成16位雙向移位寄存器的邏輯圖。74LS194A的功能表見表6.3.2。解：見圖A6.9。圖A6.9[題6.9]試畫出用4片74LS194A組成16位雙向移位寄10[題6.10]在圖P6.10電路中，若兩個(gè)移位寄存器中的原始數(shù)據(jù)分別為A3A2A1A0=1001，B3B2B1B0=0011，CI的初始值為0，試問經(jīng)過(guò)4個(gè)CLK信號(hào)作用以后兩個(gè)寄存器中的數(shù)據(jù)如何?這個(gè)電路完成什么功能?解：經(jīng)過(guò)4個(gè)時(shí)鐘信號(hào)作用以后，兩個(gè)寄存器里的數(shù)據(jù)分別為A3A2A1A0=1100，B3B2B1B0=0000。這是一個(gè)4位串行加法器電路。[題6.10]在圖P6.10電路中，若兩個(gè)移位寄存器中的原始11[題6.11]分析圖P6.11的計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器74160的功能表與表6.3.4相同。解：圖P6.11是采用同步置數(shù)法接成的七進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)器計(jì)成1001(9)狀態(tài)時(shí)，LD'變成低電位。待下一個(gè)CLK脈沖到來(lái)時(shí)，將電路置成Q3Q2Q1Q0=0011(3)，然后再?gòu)?開始作加法計(jì)數(shù)。在CLK連續(xù)作用下，電路將在0011—1001這七個(gè)狀態(tài)間循環(huán)，故電路為七進(jìn)制計(jì)數(shù)器。[題6.11]分析圖P6.11的計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)12[題6.12]分析圖P6.12的計(jì)數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。十六進(jìn)制計(jì)數(shù)器74LS161的功能表如表6.3.4所示。解：圖P6.12電路是采用異步置零法用74LS161接成的十進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)器進(jìn)入Q3Q2Q1Q0=1010狀態(tài)后，與非門輸出低電平置零信號(hào)，立刻將計(jì)數(shù)器置成Q3Q2Q1Q0=0000狀態(tài)。由于Q3Q2Q1Q0=1010是一個(gè)過(guò)渡狀態(tài)，不存在于穩(wěn)定狀態(tài)的循環(huán)中，所以電路按0000-1001這十個(gè)狀態(tài)順序循環(huán)，是十進(jìn)制計(jì)數(shù)器。電路的狀態(tài)轉(zhuǎn)換圖如圖A6.12所示。圖A6.12[題6.12]分析圖P6.12的計(jì)數(shù)器電路，畫出電路的狀態(tài)13[題6.13]試分析圖P6.13的計(jì)數(shù)器在M=1和M=0時(shí)各為幾進(jìn)制。解：圖P6.13電路是采用同步置數(shù)法用74160接成的可變進(jìn)制計(jì)數(shù)器。在M=1的狀態(tài)下，當(dāng)電路進(jìn)入Q3Q2Q1Q0=1001(九)以后，LD'=0。下一個(gè)CLK到達(dá)時(shí)將D3D2D1D0=0100(四)置入電路中，使Q3Q2Q1Q0=0100，再?gòu)?100繼續(xù)作加法計(jì)數(shù)。因此，電路在0100到1001這六個(gè)狀態(tài)間循環(huán)，構(gòu)成六進(jìn)制計(jì)數(shù)器。同理，在M=0的情況下，電路計(jì)到1001后置入0010(二)，故形成八進(jìn)制計(jì)數(shù)器。[題6.13]試分析圖P6.13的計(jì)數(shù)器在M=1和M=0時(shí)14[題6.14]試用4位同步二進(jìn)制計(jì)數(shù)器74LS161接成十二進(jìn)制計(jì)數(shù)器，標(biāo)出輸入、輸出端。可以附加必要的門電路。74LS161的功能表見表6.3.4解：此題有多種可行的方案。例如可采用同步置數(shù)法，在電路計(jì)成Q3Q2Q1Q0=1011(十一)后譯出LD'=0信號(hào)，并在下一個(gè)CLK信號(hào)到達(dá)時(shí)置入0000就得到了十二進(jìn)制計(jì)數(shù)器。電路接法見圖A6.14。圖A6.14[題6.14]試用4位同步二進(jìn)制計(jì)數(shù)器74LS161接成十二15[題6.15]圖P6.15電路是可變進(jìn)制計(jì)數(shù)器。試分析當(dāng)控制變量A為1和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。74LSl61的功能表見表6.3.4。解：這是用同步置數(shù)法接成的可控進(jìn)制計(jì)數(shù)器。在A=1的情況下，計(jì)數(shù)器計(jì)為Q3Q2Q1Q0=1011(十一)后給出LD'=0信號(hào)，下一個(gè)CLK脈沖到來(lái)時(shí)計(jì)數(shù)器被置成Q3Q2Q1Q0=0000狀態(tài)，所以是十二進(jìn)制計(jì)數(shù)器。在A=0的情況下，計(jì)數(shù)器計(jì)為1001時(shí)給出LD'=0信號(hào)，下一個(gè)CLK脈沖到來(lái)時(shí)計(jì)數(shù)器被置零，所以是十進(jìn)制計(jì)數(shù)器。[題6.15]圖P6.15電路是可變進(jìn)制計(jì)數(shù)器。試分析當(dāng)控制16[題6.16]設(shè)計(jì)一個(gè)可控進(jìn)制的計(jì)數(shù)器，當(dāng)輸入控制變量M=0時(shí)工作在五進(jìn)制，M=1時(shí)工作在十五進(jìn)制。請(qǐng)標(biāo)出計(jì)數(shù)輸入端和進(jìn)位輸出端。解：此題可有多種答案。圖A6.16是采用同步置數(shù)法接成的可控進(jìn)制計(jì)數(shù)器。因?yàn)槊看沃脭?shù)時(shí)置入的是D3D2D1D0=0000，所以M=1時(shí)應(yīng)從Q3Q2Q1Q0=1110(十四)狀態(tài)譯出LD'=0信號(hào)；而在M=0時(shí)應(yīng)從Q3Q2Q1Q0=0100(四)狀態(tài)譯出LD'=0信號(hào)。圖A6.16[題6.16]設(shè)計(jì)一個(gè)可控進(jìn)制的計(jì)數(shù)器，當(dāng)輸入控制變量M=017[題6.17]分析圖P6.17給出的計(jì)數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是幾進(jìn)制計(jì)數(shù)器。74LS290的電路見圖6.3.31。解：圖P6.17電路是采用異步置數(shù)法接成的七進(jìn)制計(jì)數(shù)器。每當(dāng)計(jì)數(shù)器計(jì)成Q3Q2Q1Q0=0110(六)時(shí)，立即產(chǎn)生“置9”信號(hào)，使S91=S92=1，將電路置成Q3Q2Q1Q0=1001，于是電路便在9—0—1…5—9這七個(gè)狀態(tài)間循環(huán)，形成七進(jìn)制計(jì)數(shù)器。0110是過(guò)渡狀態(tài)，不包括在穩(wěn)定狀態(tài)循環(huán)之內(nèi)。此外，Q3Q2Q1Q0的0110、0111、1110和1111這4個(gè)狀態(tài)是過(guò)渡狀態(tài)。狀態(tài)轉(zhuǎn)換圖如圖A6.17。圖A6.17[題6.17]分析圖P6.17給出的計(jì)數(shù)器電路，畫出電路的18[題6.18]試分析圖P6.18計(jì)數(shù)器電路的分頻比(即Y與CLK的頻率之比)。74LSl61的功能表見表6.3.4。解：第(1)片74LSl61是采用置數(shù)法接成的七進(jìn)制計(jì)數(shù)器。每當(dāng)計(jì)數(shù)器狀態(tài)進(jìn)入Q3Q2Q1Q0=1111(十五)時(shí)譯出LD'=0信號(hào)，置入D3D2D1D0=1001(九)，所以是七進(jìn)制計(jì)數(shù)器。第(2)片74LSl61是采用置數(shù)法接成的九進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)器狀態(tài)進(jìn)入Q3Q2Q1Q0=1111(十五)時(shí)譯出LD'=0信號(hào)，置入D3D2D1D0=0111(七)，所以是九進(jìn)制計(jì)數(shù)器。兩片74LSl61之間采用了串行連接方式，構(gòu)成7x9二63進(jìn)制計(jì)數(shù)器，故Y與CLK的頻率之比為1：63。[題6.18]試分析圖P6.18計(jì)數(shù)器電路的分頻比(即Y與19[題6.19]圖P6.19電路是由兩片同步十進(jìn)制計(jì)數(shù)器74160組成的計(jì)數(shù)器，試分析這是多少進(jìn)制的計(jì)數(shù)器，兩片之間是幾進(jìn)制。74160的功能表與表6.3.4相同。解：第(1)片74160工作在十進(jìn)制計(jì)數(shù)狀態(tài)。第(2)片74160采用置數(shù)法接成三進(jìn)制計(jì)數(shù)器。兩片之間是十進(jìn)制。若起始狀態(tài)第(1)片和第(2)片74160的Q3Q2Q1Q0分別為0001和0111，則輸入19個(gè)CLK信號(hào)以后第(1)片變?yōu)?000狀態(tài)，第(2)片接收了兩個(gè)進(jìn)位信號(hào)以后變?yōu)?001狀態(tài)，并使第(2)片的LD'=0。第20個(gè)CLK信號(hào)到達(dá)以后，第(1)片計(jì)成0001，第(2)片被置為0111，于是返回到了起始狀態(tài)，所以這是二十進(jìn)制計(jì)數(shù)器。[題6.19]圖P6.19電路是由兩片同步十進(jìn)制計(jì)數(shù)器7420[題6.20]分析圖P6.20給出的電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器，兩片之間是多少進(jìn)制。74LSl61的功能表見表6.3.4。解：這是采用整體置數(shù)法接成的計(jì)數(shù)器。在出現(xiàn)LD'=0信號(hào)以前，兩片74LSl61均按十六進(jìn)制計(jì)數(shù)。即第(1)片到第(2)片為十六進(jìn)制。當(dāng)?shù)?1)片計(jì)為2，第(2)片計(jì)為5時(shí)產(chǎn)生LD'=0信號(hào)，待下一個(gè)CLK信號(hào)到達(dá)后兩片74LSl61同時(shí)被置零，總的進(jìn)制為5X16+2+1=83故為八十三進(jìn)制計(jì)數(shù)器。[題6.20]分析圖P6.20給出的電路，說(shuō)明這是多少進(jìn)制21[題6.21]畫出用兩片同步十進(jìn)制計(jì)數(shù)器74160接成同步三十一進(jìn)制計(jì)數(shù)器的接線圖?？梢愿郊颖匾拈T電路。74160的邏輯圖和功能表見圖6.3.21和表6.3.4。解：由于31是一個(gè)不能分解的素?cái)?shù)，所以必須采用整體置數(shù)或整體置零的連接方式。若采用整體置數(shù)法，則應(yīng)先將兩片按同步連接方式接成10X10=100進(jìn)制計(jì)數(shù)器，然后用電路計(jì)為30的狀態(tài)譯出LD'=0信號(hào)，如圖A6.21所示。這樣在電路從全零狀態(tài)開始計(jì)數(shù)，計(jì)入31個(gè)脈沖后將返回全零狀態(tài)，形成三十一進(jìn)制計(jì)數(shù)器。圖A6.21[題6.21]畫出用兩片同步十進(jìn)制計(jì)數(shù)器74160接成同步三22[題6.22]用同步十進(jìn)制計(jì)數(shù)器芯片74160設(shè)計(jì)一個(gè)三百六十五進(jìn)制的計(jì)數(shù)器。要求各位間為十進(jìn)制關(guān)系。允許附加必要的門電路。74160的功能表與表6.3.4相同。解：因?yàn)橐蟾魑恢g是十進(jìn)制關(guān)系，所以需令每一位的74160接成十進(jìn)制計(jì)數(shù)狀態(tài)，并以低位的進(jìn)位輸出作高位的EP和ET的控制信號(hào)(或進(jìn)位脈沖)，接成三位十進(jìn)制計(jì)數(shù)器。然后用整體置數(shù)(或置零)法再改接成三百六十五進(jìn)制計(jì)數(shù)器。圖A6.X是采用同步置數(shù)法的接線圖。當(dāng)計(jì)數(shù)器計(jì)成364狀態(tài)時(shí)譯出LD'=0信號(hào)，下一個(gè)CLK脈沖到來(lái)時(shí)將計(jì)數(shù)器置為全零狀態(tài)，從而得到三百六十五進(jìn)制計(jì)數(shù)器。圖A6.22[題6.22]用同步十進(jìn)制計(jì)數(shù)器芯片74160設(shè)計(jì)一個(gè)三百六23[題6.23]設(shè)計(jì)一個(gè)數(shù)字鐘電路，要求能用七段數(shù)碼管顯示從0時(shí)0分0秒到23時(shí)59分59秒之間的任一時(shí)刻。解：電路接法可如圖A6.23所示。計(jì)數(shù)器由六片74160組成。第(1)、(2)兩片接成六十進(jìn)制的“秒計(jì)數(shù)器”，第(1)片為十進(jìn)制，第(2)片為六進(jìn)制。第(3)、(4)片接成六十進(jìn)制的“分計(jì)數(shù)器”，接法與“秒計(jì)數(shù)器”相同。第(5)、(6)片用整體復(fù)位法接成二十四進(jìn)制計(jì)數(shù)器，作為“時(shí)計(jì)數(shù)器”。顯示譯碼器由六片7448組成，每片7448用于驅(qū)動(dòng)一只共陰極的數(shù)碼管BS201A。圖A6.23[題6.23]設(shè)計(jì)一個(gè)數(shù)字鐘電路，要求能用七段數(shù)碼管顯示從024[題6.24]圖P6.24所示電路是用二—十進(jìn)制優(yōu)先編碼器74LSl47和同步十進(jìn)制計(jì)數(shù)器74160組成的可控分頻器，試說(shuō)明當(dāng)輸入控制信號(hào)A'、B'、C'、D'、E'、F'、G'、H'、I'分別為低電平時(shí)由Y端輸出的脈沖頻率各為多少。已知CLK端輸入脈沖的頻率為10kHz。74LSl47的功能表如表4.3.3所示，74160的功能表見表6.3.4。解：由圖可見，計(jì)數(shù)器74160工作在同步預(yù)置數(shù)狀態(tài)，每當(dāng)計(jì)數(shù)器的進(jìn)位輸出C=1時(shí)(即Q3Q2Q1Q0=1001時(shí))，在下一個(gè)CLK上升沿到達(dá)時(shí)置入編碼器74LSl47的輸出狀態(tài)Y3Y2Y1Y0。再?gòu)膱DA6.24給出的74160的狀態(tài)轉(zhuǎn)換圖可知，當(dāng)A=0時(shí)74LSl47的輸出為Y3'Y2'Y1'Y0'=1110，74160的數(shù)據(jù)輸入端D3D2D1D0=0001，則狀態(tài)轉(zhuǎn)換順序?qū)⑷鐖D中所示，即成為九進(jìn)制計(jì)數(shù)器。輸出脈沖Y的頻率為CLK頻率的1／9。依此類推便可得到表A6.24。圖A6.24表A6.24[題6.24]圖P6.24所示電路是用二—十進(jìn)制優(yōu)先編碼器25[題6.25]試用同步十進(jìn)制可逆計(jì)數(shù)器74LSl90和二—十進(jìn)制優(yōu)先編碼器74LSl47設(shè)計(jì)一個(gè)工作在減法計(jì)數(shù)狀態(tài)的可控分頻器。要求在控制信號(hào)A、B、C、D、E、F、G、H分別為1時(shí)分頻比對(duì)應(yīng)為1／2、1／3、1／4、1／5、1／6、1／7、1／8、1／9。74LSl90的邏輯圖見圖6.3.24，它的功能表與表6.3.5相同?？梢愿郊颖匾拈T電路。解：可用CLK0作為L(zhǎng)D'信號(hào)。因?yàn)樵贑LK上升沿使Q3Q2Q1Q0=0000以后，在這個(gè)CLK的低電平期間CLK0將給出一個(gè)負(fù)脈沖。但由于74LSl90的LD'=0信號(hào)是異步置數(shù)信號(hào)，所以0000狀態(tài)在計(jì)數(shù)過(guò)程中是作為暫態(tài)出現(xiàn)的。如果為提高置數(shù)的可靠性，并產(chǎn)生足夠?qū)挾鹊倪M(jìn)位輸出脈沖，可以增設(shè)由G1、G2組成的鎖存器，由Q'端給出與CLK脈沖的低電平等寬的LD'=0信號(hào)，并可由Q'端給出進(jìn)位輸出脈沖。由圖A6.25(a)中74LSl90減法計(jì)數(shù)時(shí)的狀態(tài)轉(zhuǎn)換圖可知，若LD'=0時(shí)置入Q3Q2Q1Q0=0100，則得到四進(jìn)制減法計(jì)數(shù)器，輸出進(jìn)位信號(hào)與CLK頻率之比為1／4。又由74LSl47的功能表(表4.3.3)可知，為使74LSl47的輸出反相后為0100，I4'需接入低電平信號(hào)，故I4'應(yīng)接輸入信號(hào)C。依此類推即可得到下表：于是得到如圖A6.25(b)的電路圖。圖A6.25[題6.25]試用同步十進(jìn)制可逆計(jì)數(shù)器74LSl90和二—十26[題6.26]圖P6.26是一個(gè)移位寄存器型計(jì)數(shù)器，試畫出它的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是幾進(jìn)制計(jì)數(shù)器，能否自啟動(dòng)。解：從圖P6.26的電路圖可寫出它的狀態(tài)方程和輸出方程分別為Q1*=D1=Q2Q3'+Q2'Q3+Q2'Q3'Q2*=D2=Q1Q3*=D3=Q2Y=Q2Q3狀態(tài)轉(zhuǎn)換圖如圖A6.26，電路能自啟動(dòng)。這是一個(gè)五進(jìn)制計(jì)數(shù)器。圖A6.26[題6.26]圖P6.26是一個(gè)移位寄存器型計(jì)數(shù)器，試畫出27[題6.27]圖P6.27是一個(gè)移位寄存器型計(jì)數(shù)器。試畫出電路的狀態(tài)轉(zhuǎn)換圖，并說(shuō)明這是幾進(jìn)制計(jì)數(shù)器，能否自啟動(dòng)。解：從圖P6.27給出的電路可寫出該電路的狀態(tài)方程Q0*=D0=Q2

Q3Q1*=D1=Q0Q2*=D2=Q1Q3*=D3=Q2根據(jù)狀態(tài)方程畫出的狀態(tài)轉(zhuǎn)換圖如圖A6.27。可見這是一個(gè)十五進(jìn)制計(jì)數(shù)器。電路若進(jìn)入0000狀態(tài)，則不能在CLK信號(hào)作用下進(jìn)入有效循環(huán)，所以電路不能自啟動(dòng)。

圖A6.27[題6.27]圖P6.27是一個(gè)移位寄存器型計(jì)數(shù)器。試畫出28[題6.28]試?yán)猛绞M(jìn)制計(jì)數(shù)器74LSl61和4線—16線譯碼器

74LSl54設(shè)計(jì)節(jié)拍脈沖發(fā)生器，要求從12個(gè)輸出端順序、循環(huán)地輸出等寬的負(fù)脈沖。74LSl54的邏輯框圖及說(shuō)明見[題4.11]。74LSl61的功能表見表6.3.4。解：此題的設(shè)計(jì)方案不是唯一的。例如可以采用同步置數(shù)法將74LSl61接成十二進(jìn)制計(jì)數(shù)器，并把它的Q3Q2Q1Q0接至74LSl54的A3A2A1A0輸入端，在連續(xù)輸入CLK脈沖后，在74LSl54的Y0'-Y11'輸出端就得到了12個(gè)等寬的順序脈沖P0-P11。電路接法如圖A6.28所示。圖A6.28[題6.28]試?yán)猛绞M(jìn)制計(jì)數(shù)器74LSl61和4線—29[題6.29]設(shè)計(jì)一個(gè)序列信號(hào)發(fā)生器電路，使之在一系列CLK信號(hào)作用下能周期性地輸出“0010110111”的序列信號(hào)。解：此題的一種設(shè)計(jì)方案是用十進(jìn)制計(jì)數(shù)器和8選1數(shù)據(jù)選擇器組成這個(gè)序列信號(hào)發(fā)生器電路。若十進(jìn)制計(jì)數(shù)器選用74160，則可列出在CLK連續(xù)作用下計(jì)數(shù)器狀態(tài)Q3Q2Q1Q0與要求產(chǎn)生的輸出Z之間關(guān)系的真值表，如表A6.29所示。若取用8選1數(shù)據(jù)選擇器74HCl51(見圖4.3.24)，則它的輸出邏輯式可寫為Y=D0(A2'A1'A0')+D1(A2'A1'A0)+D2(A2'A1A0')+D3(A2'A1A0)+D4(A2A1'A0')+D5(A2A1'A0)+D6(A2A1A0')+D7(A2A1A0)由真值表寫出z的邏輯式，并化成與上式對(duì)應(yīng)的形式則得到Z=Q3(Q2'Q1'Q0')+Q3(Q2'Q1'Q0)+Q3'(Q2'Q1Q0')+0(Q2'Q1Q0)+Q3'(Q2Q1'Q0')+Q3'(Q2Q1'Q0)+0(Q2Q1Q0')+Q3'(Q2Q1Q0)令A(yù)2=Q2，A1=Q1，A0=Q0，D0=D1=Q3，D2=D4=D5=D7=Q3'，D3=D6=0，則數(shù)據(jù)選擇器的輸出Y即所求之Z。所得到的電路如圖A6.29所示。表A6.29題6.29的真值表圖A6.29[題6.29]設(shè)計(jì)一個(gè)序列信號(hào)發(fā)生器電路，使之在一系列CLK30[題6.30]設(shè)計(jì)一個(gè)燈光控制邏輯電路。要求紅、綠、黃三種顏色的燈在時(shí)鐘信號(hào)作用下按表P6.30規(guī)定的順序轉(zhuǎn)換狀態(tài)。表中的1表示“亮”，0表示“滅”。要求電路能自啟動(dòng)，并盡可能采用中規(guī)模集成電路芯片。解：因?yàn)檩敵鰹榘藗€(gè)狀態(tài)循環(huán)，所以用74LSl61的低三位作為八進(jìn)制計(jì)數(shù)器。若以R、Y、G分別表示紅、黃、綠三個(gè)輸出，則可得計(jì)數(shù)器輸出狀態(tài)QQ2Q1Q0與R、Y、G關(guān)系的真值表，如表A6.30。選兩片雙4選1數(shù)據(jù)選擇器74HCl53作通用函數(shù)發(fā)生器使用，產(chǎn)生R、Y、G。表P6.30表A6.30題6.30的真值表已知74HCl53在S'=0的條件下輸出的邏輯式為Y=D0(A1'A0')+D1(A1'A0)+D2(A1A0')+D3(A1A0)由真值表寫出R、Y、G的邏輯式，并化成與數(shù)據(jù)選擇器的輸出邏輯式相對(duì)應(yīng)的形式R=Q2(Q1'Q0')+Q2'(Q1'Q0)+0(Q1Q0')+Q2(Q1Q0)Y=Q2(Q1'Q0')+0(Q1'Q0)+1(Q1Q0')+0(Q1Q0)G=Q2(Q1'Q0')+Q2(Q1'Q0)+0(Q1Q0')+Q2'(Q1Q0)電路圖如圖A6.30所示。圖A6.30[題6.30]設(shè)計(jì)一個(gè)燈光控制邏輯電路。要求紅、綠、黃三種顏31時(shí)序邏輯電路習(xí)題解課件32[題6.31]試用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步七進(jìn)制計(jì)數(shù)器。解：因?yàn)槠哌M(jìn)制計(jì)數(shù)器必須有七個(gè)不同的電路狀態(tài)，所以需要用三個(gè)觸發(fā)器組成。如果對(duì)電路的狀態(tài)編碼沒有提出要求，則取哪七個(gè)狀態(tài)以及如何安排順序可自行確定。如果選用圖A6.31(a)狀態(tài)轉(zhuǎn)換圖所示的狀態(tài)編碼和循環(huán)順序，即可畫出電路次狀(Q／Q／Q1，)的卡諾圖，如圖A6.31(b)所示。從卡諾圖寫出電路的狀態(tài)方程得到Q3*=Q3Q2'+Q2Q1=(Q2Q1)Q3'+(Q2')Q3Q2*=Q2'Q1+Q3'Q2Q1'=(Q1)Q2'+(Q3'Q1')Q2Q1*=Q2'Q1'+Q3'Q1'=(Q2Q3)'Q1'+(1')Q1將上式與JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形Q*=JQ'+K'Q對(duì)照，即可得出驅(qū)動(dòng)方程為J3=Q2Q1;K3=Q2J2=Q1;K2=(Q3'Q1')'J1=(Q3Q2)';K1=1根據(jù)驅(qū)動(dòng)方程畫出的電路圖如圖A6.31(c)所示。將無(wú)效狀態(tài)111代入狀態(tài)方程計(jì)算，得次態(tài)為000，說(shuō)明該電路能自啟動(dòng)。圖A6.31[題6.31]試用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步七進(jìn)制計(jì)數(shù)器33[題6.32]用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)4位格雷碼計(jì)數(shù)器，它的狀態(tài)轉(zhuǎn)換表如表P6.32所示。解：按照表P6.32中給出的計(jì)數(shù)順序，得到圖A6.32(a)所示的Q3*Q2*Q1*Q0*的卡諾圖。從卡諾圖寫出狀態(tài)方程，經(jīng)化簡(jiǎn)后得到Q3*=Q3Q1+Q3Q0+Q2Q1'Q0'=Q3

Q1+Q3Q0+Q2Q1'Q0'(Q3+Q3')=Q2Q1'Q0')Q3'+(Q2'Q1'Q0')Q3Q2*=Q2Q1'+Q2Q0+Q3'Q1Q0'Q2Q1'+Q2Q0+Q3'Q1Q0'(Q2+Q2')=(Q3'Q1Q0')Q2'+(Q3Q1Q0')'Q2Q1*=Q1Q0'+Q3'Q2'Q0+Q3Q2Q0=Q1Q0'+(Q3'Q2'Q0+Q3Q2Q0)(Q1+Q1')=((Q2

Q3)'Q0)Q1'+(Q0(Q3

Q2))'Q1Q0*=Q3'Q2'Q1'+Q3'Q2Q1+Q3Q2Q1'+Q3Q2'Q1=(Q3

Q2

Q1)'=(Q3

Q2

Q1)'(Q0+Q0')=(Q3

Q2

Q1)'Q0'+(Q3

Q2

Q1)'Q0從以上各式得到J3=Q2Q1'Q0';K3=Q2'Q1'Q0'J2=Q3'Q1Q0';K3=Q3Q1Q0'J1=(Q3

Q2)'Q0;K1=(Q3

Q2)Q0J0=(Q3

Q2

Q1)';K0=Q3

Q2

Q1進(jìn)位輸出信號(hào)為C=Q3Q2'Q1'Q0'得到的邏輯圖如圖A6.32(b)所示。[題6.32]用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)4位格雷碼計(jì)數(shù)器，34圖A6.32圖A6.3235[題6.33]用D觸發(fā)器和門電路設(shè)計(jì)一個(gè)十一進(jìn)制計(jì)數(shù)器，并檢查設(shè)計(jì)的電路能否自啟動(dòng)。解：因?yàn)殡娐繁仨氂?1個(gè)不同的狀態(tài)，所以需要用四個(gè)觸發(fā)器組成這個(gè)電路。如果按表A6.33取電路的11個(gè)狀態(tài)和循環(huán)順序，則可畫出表示電路次態(tài)的卡諾圖，如圖A6.33(a)所示。表A6.33題6.33中計(jì)數(shù)器的狀態(tài)循環(huán)表由卡諾圖得到四個(gè)觸發(fā)器的狀態(tài)方程為Q3*=Q3Q1'+Q2Q1Q0Q2*=Q2Q1'+Q2Q0'+Q2'Q1Q0Q1*=Q1'Q0+Q3'Q1Q0'Q0*=Q3'Q0'+Q1'Q0'輸出方程為C=Q3Q1由于D觸發(fā)器的Q*=D