其它考試工程師

2023/9/21.烙鐵基礎(chǔ)知識(shí)

第一節(jié)﹕烙鐵基本知識(shí)

1﹒烙鐵的分類1）恒溫烙鐵﹔2）控溫烙鐵2﹒烙鐵的組成1）焊臺(tái)﹔2）烙鐵﹔3）海綿3﹒焊臺(tái)的組成1）加熱指示燈﹔2）控溫旋鈕﹔3）電源開關(guān)﹔4）海綿4﹒烙鐵頭分類1）尖型烙鐵頭﹔2）錐型烙鐵頭﹔3）扁型烙鐵頭

第二節(jié)﹕烙鐵的作業(yè)過(guò)程及其注意事項(xiàng)

一﹒作業(yè)順序1﹒在靜電海綿上粘水﹐以輕壓不出水為準(zhǔn)2﹒打開電源開關(guān)3﹒調(diào)整控溫烙鐵旋鈕至所需溫度

2023/9/2

4﹒加熱指示燈開始閃爍時(shí)﹐可取下烙鐵開始作業(yè)5﹒作業(yè)完畢﹐加錫保養(yǎng)﹐將烙鐵調(diào)至最低溫度6﹒關(guān)閉電源開關(guān)﹒三﹒使用烙鐵注意事項(xiàng)1﹒烙鐵溫度控制在300－350度﹒2﹒焊接前先將烙鐵鐵頭上的錫渣在海綿擦拭干淨(jìng)﹐因殘錫具有散熱效果﹐會(huì)降低烙鐵頭的溫度﹒3﹒烙鐵頭局部氧化可加錫多次在海綿擦拭﹐直至烙鐵頭光亮為止﹔完全氧化時(shí)﹐可用細(xì)沙紙輕擦干淨(jìng)﹔並加錫保養(yǎng)﹒4﹒暫時(shí)不用烙鐵時(shí)﹐應(yīng)加錫保養(yǎng)並將溫度調(diào)到最低﹐下班前應(yīng)除上述措施外需加關(guān)電源開關(guān)﹒5﹒定期松動(dòng)烙鐵頭﹐防止烙鐵頭卡死現(xiàn)象﹒6﹒在不影響焊錫效果的情況下﹐烙鐵溫度越低越好﹐烙鐵的使用壽命越長(zhǎng)﹒7﹒控制烙鐵頭與焊點(diǎn)的力度﹐一般應(yīng)小于100G

2023/9/2

8﹒烙鐵與平面間的夾角應(yīng)在30－45度之間﹒9﹒每個(gè)焊點(diǎn)的作業(yè)時(shí)間應(yīng)控制在2－3秒之間﹒10﹒所有焊點(diǎn)必須用指定的清洗濟(jì)清洗﹒四﹒檢驗(yàn)焊點(diǎn)的標(biāo)準(zhǔn)1﹒表面是否接觸良好﹒2﹒是否有冷焊﹐空焊﹐短路現(xiàn)象﹒3﹒焊點(diǎn)是否光亮﹐空焊﹐短路現(xiàn)象﹒4﹒焊點(diǎn)是否有錫尖﹒5﹒零件表面是否完整﹒五﹒跳線作業(yè)標(biāo)準(zhǔn)1﹒整線1）﹒轉(zhuǎn)彎處必成90度2）﹒走線必成直線﹐其平行度最大弧度限制為2mm3）﹒禁止連線穿過(guò)或跨越IC（避免電磁干擾）4）﹒跳線因破皮而出現(xiàn)裸線﹐需更換連線﹒

2023/9/2

5）﹒同一PCB之連線顏色必須相同﹒6）﹒露出焊點(diǎn)的裸線不得超過(guò)0﹒5MM2﹒點(diǎn)膠1）﹒不沾零件膠2）﹒膠沾連線于PCB的最大間隙不能超過(guò)0﹒5MM3）﹒所點(diǎn)之膠的最大直徑需小于6CM4）﹒連線5CM處及拐彎處需點(diǎn)膠﹒六﹒SMT零件外觀標(biāo)準(zhǔn)1﹒吃錫程度1）﹒錫尖不得高于本體2）﹒吃錫高度高于端子高度的24%3）﹒吃錫寬度大于元件端子寬度的1/2(端子高度大于2mm者吃錫高度最低為0.5mm)﹒焊端寬度大于零件寬度之50%﹒4）﹒焊點(diǎn)錫過(guò)多延伸至元件本體稱多錫2﹒偏移程度

2023/9/2

1）﹒方形零件側(cè)面(橫向)大于零件端子寬度的1/2﹒2）﹒圓柱形零件側(cè)面偏移大于零件端子直徑之1/4C.3）﹒只有底面焊點(diǎn)之零件偏移大于端末寬度的1/2或焊點(diǎn)寬度的1/2,取較小者﹒4）﹒圓形及扁圓形引腳,偏移大于扁圓引腳寬度或圓腳直徑的1/25）﹒鷗翼型引腳偏移大于腳寬的1/2,或0.5mm采用較小者,焊點(diǎn)長(zhǎng)度小于腳寬或0.5mm,采用較小者6）﹒方形,圓柱形零件端子豎向偏出焊盤同一PCB之連線顏色必須相同﹒7）﹒各零件傾斜角度大于15度七﹒插件零件外觀標(biāo)準(zhǔn)1﹒錫尖小于1﹒2MM卻無(wú)短路現(xiàn)象2﹒吃錫＞＝3／4PCB厚度3﹒在焊錫面零件腳吃錫大于270度

2023/9/2

4﹒PCBA沾有錫渣直徑或長(zhǎng)度小于0.2mm

5﹒手插零件腳長(zhǎng)小于0.5mm或大于2.0mm6﹒零件腳受損程度應(yīng)小于零件腳寬度的20％7﹒CPU

slot,Mouse,phone及外圍接口浮高小于

0.5mm(MIN)﹒.DimmPCISocket,浮高小于0.8mm(MIN).8﹒螺絲孔不能粘錫﹐影響螺絲固定9﹒一個(gè)焊點(diǎn)最多允許兩個(gè)針孔﹐一塊PCBA

板最多允許9個(gè)氣孔

第三節(jié)﹕靜電防護(hù)常識(shí)

一﹕概念1﹒靜電靜電是一種物體表面存在著不平衡電荷的現(xiàn)象2﹒靜電現(xiàn)象

2023/9/2是在產(chǎn)生和消失過(guò)程中有電的現(xiàn)象3﹒靜電的特點(diǎn)1）防靜電材料的體積電阻率應(yīng)＜＝1M

2）具有高電位﹐低電流﹐小電量和作用時(shí)間短3）靜電受環(huán)境的影響較大﹐瞬間現(xiàn)象多4）尖端放電5）靜電吸附﹐靜電感應(yīng)二﹒靜電控制原理將生產(chǎn)過(guò)程中產(chǎn)生的靜止電荷迅速的泄放和耗散是防止靜電容害行之有效的方法﹐靜電泄漏是通過(guò)替換電子生產(chǎn)過(guò)程中接觸到的各類絕緣物而改用防靜電材料並使之完全接地﹒三﹒佩帶靜電環(huán)注意事項(xiàng)1﹒確保靜電扣部分與皮膚接觸良好﹒2﹒接地端與地線接觸良好﹒3﹒每日定期測(cè)試﹐保証1M電阻接觸良好﹒2023/9/22.元器件的辨識(shí)

第一節(jié)﹕常見元器件的識(shí)別

一﹒一般零件的識(shí)別1﹒電阻電阻用英文字母“R（resistance）“表示﹐其中排阻可分為串聯(lián)排阻用英文字母“RN“表示及并聯(lián)排阻用英文字母“RP“表示﹒2﹒電容電容用英文字母“C（capacitance）﹐CM﹐CEM“表示﹐排容用“CP“表示﹒其中膽電容及電解電容有極性﹐焊接時(shí)注意方向﹒3﹒二極管二極管用英文字母“D（diode）“表示﹐紅色端為正極﹐黑色端為負(fù)極﹒2023/9/24﹒三極管&MOS管三極管（triode）及MOS管用英文字母“Q“表示5﹒晶振晶振用英文字母“X“&“Y“表示﹒如“X4““Y2“6﹒接口&插槽接口（interface）&插槽用英文字母“J“表示﹒7﹒跳線跳線用英文字母“JP“表示﹒

第二節(jié)﹕電阻電容的讀取

一﹒電阻讀取如下圖﹕

1021001圖1圖22023/9/2圖1與圖2均為1K電阻﹐其中圖1為普通電阻﹐而圖2為精密電阻﹒圖1表示為﹕10＊10^2＝1K

精密度為5％

圖2表示為﹕100＊10^1＝1K

精密度為1％

二﹒電解電容的讀取電解電容有兩類﹕1）鋁介質(zhì)電容﹐如圖12）膽電﹐如圖2圖1圖201210016E10v1500uF+105oCQI2023/9/2圖1為電解電容其讀法如下﹕QI為生產(chǎn)廠商＋105oC耐溫值10V為耐壓值100

F為電容的容量圖2為膽電容（為黃色黑色方形）其讀法如下﹕012為廠商的代號(hào)16E為耐壓值16V100

F為電容的容量第二節(jié)﹕IC的封裝形式一﹒TQFP(ThinQuadFlatPack)

2023/9/2圖1圖2圖3圖4以上封裝形式可參考﹕聲卡及外置顯卡2023/9/2圖1圖2圖3圖4以上封裝形式可參考﹕Cache及SuperI/O二﹒CQFP(CeramicQuadFlatPack)2023/9/2圖1圖2圖3圖4以上封裝形式可參考﹕Tag三﹒SOJ(SmalloutlineJtype)2023/9/2圖1以上封裝形式可參考﹕BIOS四﹒CLCC(CeramicLeadlessChipCarrier)2023/9/2圖1圖2圖3圖4以上封裝形式可參考﹕DRAM及顯存五﹒SSOP(SmallSizeOutlinePackage)2023/9/2圖1以上封裝形式可參考﹕SIOController及74244六﹒SOP(SmalloutlinePackage)2023/9/2圖1圖2圖3圖4以上封裝形式可參考﹕視頻放大器七﹒DIP(Dual-In-LinePackage)2023/9/2圖1圖2以上封裝形式可參考﹕南北橋CHIP八﹒CBGA(CeramicBallGridArray)2023/9/2圖1圖2以上封裝形式可參考﹕K6II500﹐PIII550八﹒PGA(PinGridArray)2023/9/2圖1圖2以上封裝形式可參考﹕NotebookPIII九﹒u-BGA2(MicroBallGridArray-2)圖32023/9/23.電子基礎(chǔ)知識(shí)第一節(jié)﹕十進(jìn)制的轉(zhuǎn)換一﹒十進(jìn)制（decimalism）轉(zhuǎn)換成二進(jìn)制（binary）如下例﹕100（DEC）轉(zhuǎn)換成BIN

轉(zhuǎn)換方法如下﹕1248163264128﹒﹒﹒202122232425

2627

001

00110其結(jié)果為﹕11001002023/9/2二﹒二進(jìn)制（binary）轉(zhuǎn)換成十六進(jìn)制（hexadecimal）如下例﹕1100100（BIN）轉(zhuǎn)換成HEX

轉(zhuǎn)換方法如下﹕01100100補(bǔ)位46其轉(zhuǎn)換結(jié)果﹕64H第二節(jié)﹕邏輯門電路2023/9/2一﹒同向器（跟隨器）ABB=AAB0011同向器真值表如下﹕ABB=AAB0110同向器真值表如下﹕二﹒反向器2023/9/2三﹒與門（AND）四﹒與非門（NAND）AC=A?BBCAB0001與門真值表如下﹕C10110001AC=A?BBCAB0001與非門真值表如下﹕C101111102023/9/2五﹒或門（OR）六﹒或非門（NOR）AC=A＋BBCAB0001與門真值表如下﹕C10110111AC=A＋BBCAB0001與非門真值表如下﹕C101110002023/9/2七﹒異或門（XOR）八﹒異非門（NOR）C=A

BCAB0001異或門真值表如下﹕C10110110AC=A

BBCAB0001同或門真值表如下﹕C10111001AB2023/9/2九﹒74244門ABCY74244真值表﹕CY01AB十﹒74245門XCYC傳輸方向01X＞YY＞X74245真值表﹕2023/9/2十一﹒CMOS與非門及或非門電路VDDTNTPABYTN圖1為與非門TPABYVDDTPTNTP圖2為或非門2023/9/2

第五章﹕主板的發(fā)展及其架構(gòu)

第一節(jié)﹕主板的發(fā)展史主板（Mainboard）也叫母板（Motherboard）及系統(tǒng)板（Systemboard）如果說(shuō)CPU是系統(tǒng)的心臟﹐那么﹐主板可以說(shuō)是系統(tǒng)的軀干﹐它CPU與外設(shè)交換數(shù)據(jù)的橋梁﹒發(fā)展至今﹐經(jīng)過(guò)多次的變革﹐從大體積主板發(fā)展到微型主板﹐從集成度極低的主板發(fā)展到高集成度的主板﹐從非標(biāo)準(zhǔn)化發(fā)展到國(guó)際標(biāo)準(zhǔn)﹒一﹒IBM/XT

該種板是IBM推出的最早的主板﹒二﹒AT&BABYATAT板的尺寸為:12”X13’’BABYAT的尺寸為:8.5”X13”2023/9/2三﹒ATX&MICRO

ATX1﹒ATX:30.5CMX24.4CM如SHERBY-AV2﹒MICROATX:9.6”X9.6”如SHERWOOD

其中ATX分為1.0和2.0兩種版本,其最大差別在于散熱方式不同1.0中P/S的風(fēng)扇往機(jī)箱內(nèi)吹，2.0中P/S的風(fēng)扇往機(jī)箱外吹。四﹒NLX是Intel提出的一種新型主板構(gòu)架﹐由于IDE、軟驅(qū)、電源等接口以轉(zhuǎn)移到了擴(kuò)展豎板上，使其距離硬盤、軟驅(qū)等設(shè)備艙位更近，連接線纜更短這樣不但可以減少了

2023/9/2信號(hào)傳輸中所受的干擾和衰減，提高傳輸?shù)乃俣群唾|(zhì)量，簡(jiǎn)化機(jī)箱內(nèi)部的混亂﹐由于CPU和內(nèi)存位置作出了進(jìn)一步的調(diào)整，散熱空間加大，使其散熱效果更加出色﹒

第二節(jié)﹕主板的架構(gòu)

北橋、南橋(Northbridge/Southbridge)結(jié)構(gòu)廣泛應(yīng)用于目前幾乎所有的PC機(jī)主板。傳統(tǒng)的南北橋結(jié)構(gòu)中，北橋(就是主板上靠近CPU插槽的一顆大芯片)負(fù)責(zé)與CPU的聯(lián)系并控制內(nèi)存、AGP、PCI接口，相關(guān)的數(shù)據(jù)在北橋內(nèi)部傳輸；南橋負(fù)責(zé)I/O接口以及IDE設(shè)備的控制等。不過(guò)Intel從810開始摒棄了南北橋橋的結(jié)構(gòu)。而采用了2023/9/2GMCH(AGP內(nèi)存控制中心)+ICH(I/O控制中心)的HubArchitecture結(jié)構(gòu)。使得內(nèi)部的傳輸速度加快了不少，代表著主板芯片組的發(fā)展方向﹒根據(jù)不同的芯片組﹐我們作如下幾種結(jié)構(gòu)﹐分析主板的架構(gòu)﹒1）﹒INTEL440架構(gòu)﹒2）INTEL810架構(gòu)﹒3）VIAMVP4架構(gòu)﹒4）INTEL815架構(gòu)一﹒INTEL440架構(gòu)2023/9/2U21BIOS/FLASHROMU12ICS9147CLOCKSYNTHESIZER48MHZX114.318MHZ14.318MHZ36366/100MHZHOSTCLK33MHZPCICLKU21FDC37M602SUPERI/OCTRL_PRINTERPORTFDDPS/2MOUSEPS/2K/BSN75185RS232DRIVERCOMPORT14.318MHZ33MHZISABUSU15INTELPIIX433MHZ14.318MHZ48MHZUSBCLKX132.768KHZUSBPORT8MHZISACLKHDDCDROMPCIBUSPCISLOT133MHZ33MHZPCISLOT2U9MGAMGA-G200AVGACTRL_66MHZU11INTEL440BX（ZX）66/100MHZ33MHZintelPINTIUMPROCPUTAGL2CACHESLOT1ISASLOT18MHZ14.318MHZ14MHZ

ONBOARDVIDEOSGRAMCRYSTALCS4280PCIAUDIODRIVE33MHZCRYSTALCODECCS4297X124.576MHZ33MHZPCISLOT3866/100MHZSDRAMCLKAGPBUS66/100MHZ

DIMM1DIMM2168P3.3VDIMMSOCKET2023/9/2二﹒INTEL810架構(gòu)CeleronProcessorPPGA370+128KCache2.5V,2V,1.8VGraphicsandMemoryControllerHubIntelFW82810DC1003.3V,1.8VPanelLinkSII1543V,1.8VI/OControllerHubIntelFW828013.3V,1.8V168PinDIMMX2SDRAM3.3VJ8U6U4,U7CRT

U1HDD

CDROMUSB

U8J1J2J3PCISlot1PCISlot2PCISlotPCIRiserBoardVID0-4PCIBusVRMHIP60195V->3.3V2.5VVCCID2VVTT1.5VVCCU13DFP(DigtitalFlatPanel)ConnectorClockGeneratorICS9250-103.3V,2.5V

X114.318MHz

U5CPUCLK66MHostCLK66MX5SDRAMCLK100MX8PCICLK33MX714.318M48M4MSDRAMDisplayCacheSuperI/OLPC47U3325V,3VMOUSEKBDLPTRS232DriverSN75185ComPortFDD

U14U15

J18J21FirmwareHubIntel82802

U17J5AudioConnectorAudioESS19385V

U192023/9/2

三﹒VIAMVP4架構(gòu)CPUSocket7NorthBridgeVT82C501SouthBridgeVT82C686PBSRAMTAGRAMHostAddressBusHostDateBus168pinsunbufferSDRAMmoduleCRTPCIslotsPCIDeviceUSBPORTHDDCDROMSystemBIOSPRINTERPORTFDDPS/2K/BMOUSERS232DRIVERCOMPORTPCIBusISABus2023/9/2

四﹒INTEL815架構(gòu)PPGA370CPUGraphicsandMemoryControllerHubIntelFW82815I/OControllerHubIntelFW82801168PinDIMMX2SDRAM3.3VJ51U2CRTHDD

CDROMUSB

U3VID0-4PCIBusVRMHIP60165V->3.3V2.5VVCCID2VVTT1.5VVCCU14SuperI/OPC87360MOUSEKBDFDDU25FirmwareHubIntel82802

U24AudioConnector

U1ClockGeneratorICS9250-273.3V,2.5V

X114.318MHz

U16CPUCLK66/100/133MHostCLK66MDIMMHCLK100MX8PCICLK33M14.318M48MAGPSlot(AIMM)DIMM1DIMM2J67ACCodeo97LinkRS232DriverSN75185

U7

J14COM1PortLPTJ17RS232DriverSN75185

U11

J60COM1PortAudioCS4299LAN3C920V1

U5

J1LANconnectorPCISlotsJ5J6J7J64ATX-RISERSLOTJ63ISAextensioncardConnector2023/9/2

第三節(jié)﹕總線介紹一:FSB（HOST）BUS

FSB－FrontSideBus﹐前端總線也就是以前所說(shuō)的CPU總線，由于在目前的各種主板上前端總線頻率與內(nèi)存總線頻率相同﹐所以也是CPU與內(nèi)存以及L2Cache（僅指Socket7主板）之間交換數(shù)據(jù)的工作時(shí)鐘﹒由于數(shù)據(jù)傳輸最大帶寬取決所同時(shí)傳輸?shù)臄?shù)據(jù)位寬度和傳輸頻率﹐即數(shù)據(jù)帶寬=（總線頻率(數(shù)據(jù)寬度）/8﹒由此可見前端總線速率將影響電腦運(yùn)行時(shí)CPU與內(nèi)存、（L2Cache）之間的數(shù)據(jù)交換速度，實(shí)際也就影響了電腦的整體運(yùn)行速度﹒

二﹒ISABUS

ISA－IndustrialStandardArchitectureBus,總線-工業(yè)標(biāo)2023/9/2準(zhǔn)體系結(jié)構(gòu)總線.三﹒PCIBUS

.PCI－PeripheralComponentInterconnection﹐總線-外設(shè)部件互連總線﹒該標(biāo)準(zhǔn)是由Intel,IBM,DEC公司所制的﹐PCIBus與CUP中間經(jīng)過(guò)一個(gè)橋接器電路﹐不直接與CPU相連的總線,故其穩(wěn)定性與匹配性較差,提升了CPU的工作效率,其擴(kuò)展槽可達(dá)到三個(gè)以上﹐為32Bit/64Bit的總線﹐是目前主板及外圍設(shè)備使用的的標(biāo)準(zhǔn)接口.四﹒AGPBUS

AGP－AcceleratedGraphicsPort﹐總線-加速圖形控制端口其主要的結(jié)構(gòu)是在使用AGP芯片的顯示卡與主存之間建立專2023/9/2用通道,讓影像和圖形數(shù)據(jù)直接傳送到顯示卡而不需要經(jīng)過(guò)PCI總線﹒AGP總線為32bit數(shù)據(jù)和66Mhz的總線﹐速度比PCI總線快﹐為PCI總線的四倍,是在PentiumIIICPU和真正32Bit的Windows操作系統(tǒng)環(huán)境之下一展身手,發(fā)揮其功能的主要結(jié)構(gòu)﹒四﹒USBBUS

USB－UniversalSerialBus﹐通用串行總線.USB總線是由Intel.Microsoft.等七大領(lǐng)導(dǎo)世界電腦硬件和軟件的大公司所主導(dǎo),解決各種外圍設(shè)備接頭不統(tǒng)一的問(wèn)題,可接127個(gè)外圍設(shè)備的標(biāo)準(zhǔn)接口.2023/9/2第一節(jié)﹕CPU的基本概念及組成一﹒CPU的概念

CPU（CentralProcessingUnit中央處理器）世界上第一臺(tái)PC機(jī)中的CPU－i8086是美國(guó)IBM公司1981年推出的﹒其執(zhí)行指令為X86指令集﹒同時(shí)為提高浮點(diǎn)運(yùn)算能力﹐增加X87指令集﹐以后的X86及X87統(tǒng)稱為X86指令集﹒該指令集一直沿用到現(xiàn)在的PIIICPU﹒第六章﹕CPU工作原理二﹒CPU的組成

CPU主要包含運(yùn)算器及控制器﹐其內(nèi)部結(jié)構(gòu)可分為控制單元﹐邏輯單元和存儲(chǔ)單元﹒運(yùn)算器主要完成各種算數(shù)（加﹐2023/9/2減﹐乘﹐除）和邏輯運(yùn)算（邏輯加﹐邏輯減和非運(yùn)算）﹒控制器不具有運(yùn)算功能﹐它只是讀取各種指令﹐並對(duì)指令分析﹐作出相應(yīng)的控制﹒

第二節(jié)﹕CPU主要參數(shù)

一﹒位﹐字節(jié)和字長(zhǎng)通常我們提到的16位﹐32位機(jī)是指CPU可以同時(shí)處理16位﹐32位的二進(jìn)制數(shù)據(jù)﹒CPU按照其處理信息的字長(zhǎng)可分為8位微處理器﹐16位微處理器32位微處理器及64位微處理器﹒

位﹕在數(shù)字電路中和電腦技術(shù)中采用二進(jìn)制﹐代碼只有“0“和“1“﹐“0“和“1“在CPU中都是一“位“﹒

字節(jié)和字長(zhǎng)﹕CPU在單位時(shí)間內(nèi)（同一時(shí)間）能處理的2023/9/2二進(jìn)制數(shù)的位數(shù)叫字長(zhǎng)﹒一個(gè)字節(jié)等于八位（1byte=8bit）﹒如32位的CPU能在單位時(shí)間內(nèi)同時(shí)處理字長(zhǎng)為32位的二進(jìn)制﹒通常8位稱一個(gè)字節(jié)﹒32位的CPU一次只能同時(shí)處理4個(gè)字節(jié)﹒

二﹒CPU的外頻

CPU的外頻是指CPU的總線頻率﹐是由主板提供的基準(zhǔn)時(shí)鐘頻率﹒CPU的主頻是按CPU的外頻乘以倍頻系數(shù)的﹒CPU的外頻從過(guò)去的66MHZ發(fā)展到現(xiàn)在的100MHZ﹐133MHZ甚至200MHZ﹐隨著外頻的不斷提高﹐CPU與內(nèi)存數(shù)據(jù)之交換速度也隨之不斷提高﹒三﹒前端總線（FSB－FrontSiteBus）

前端總線的頻率就是CPU的總線頻率﹐內(nèi)存的總線頻率與2023/9/2前端總線頻率相同﹐也就是CPU與L2CACHE及內(nèi)存之間交換數(shù)據(jù)的工作時(shí)鐘﹒數(shù)據(jù)傳輸最大帶寬取決于所同時(shí)傳輸?shù)臄?shù)據(jù)位寬度和傳輸頻率﹐即數(shù)據(jù)帶寬＝（總線頻率＊數(shù)據(jù)寬度）／8﹒如前端總線的頻率為100MHZ﹐CPU的數(shù)據(jù)寬度為64位﹐則其數(shù)據(jù)帶寬＝（100＊64）／8＝800MHZ﹐目前AMD公司已經(jīng)推出前端總線頻率為200MHZ的K7CPU﹐但CPU內(nèi)核與內(nèi)存之間的數(shù)據(jù)交換時(shí)鐘仍然是100MHZ﹒

四﹒CPU的主頻

CPU主頻就是CPU的工作頻率﹐是CPU內(nèi)核（整數(shù)和浮點(diǎn)運(yùn)算器）電路的實(shí)際運(yùn)行的頻率﹒在486DX2CPU之前﹐CPU的主頻與外頻相等﹐在486DX2CPU開始﹐所有的CPU主頻等2023/9/2于外頻乘上倍頻系數(shù)﹒五﹒L1和L2CACHE的容量和速度

L1和L2CACHE的容量和工作速率起著決定性的作用﹐L2CACHE是從486時(shí)代開始的﹐目的是彌補(bǔ)L1CACHE（一級(jí)高速緩存）容量的不足﹐最大程度減少主內(nèi)存對(duì)CPU運(yùn)行造成的延緩﹒PII的L1的容量為64K﹐L2的容量為256K或512K﹐K6III的L1CACHE為64K﹐L2的容量為256K﹐在板的L3CACHE高達(dá)2M﹒設(shè)在CPU芯片內(nèi)部L2CACHE運(yùn)行速度與主頻相同﹐而采用PII方式安裝在CPU外部的L2CACHE運(yùn)行頻率一般為主頻的二分之一﹐其效率要比芯片內(nèi)的L2CACHE要低﹒2023/9/2第二節(jié)﹕CPU的工作方式一﹒CPU執(zhí)行指令步驟1）﹒從RAM或CACHE中讀出指令（FETCH）2）﹒將讀出的指令解成微指令（DECODE）3）﹒將執(zhí)行指令所需的控制質(zhì)料讀出（FECCHOPERANDS）4）﹒執(zhí)行解碼后的微指令（EXECUTE）5）﹒執(zhí)行后的結(jié)果存回RAM中（WRITEBACK）見下圖﹕2023/9/2CacheSDRAMDATAMICRODATAFETCHDECODEFETCHCONTROLDATAExecuteWriteBackCPU的執(zhí)行指令過(guò)程2023/9/2二﹒CPU執(zhí)行指令方式可分為以下兩種﹕1）﹒非管線處理方式（NO－PIPELINE）

必須等前一個(gè)指令的上述5個(gè)步驟完成后﹐才進(jìn)入下一個(gè)指令﹒2）﹒管線處理方式（PIPELINE）

可以在前一個(gè)指令進(jìn)入第二個(gè)步驟同時(shí)﹐下一個(gè)指令便可進(jìn)入第一個(gè)步驟﹒參見下圖﹕2023/9/2第一個(gè)指令第二個(gè)指令A(yù)BCDE時(shí)續(xù)ABCDE非管線處理方式時(shí)續(xù)第一個(gè)指令第二個(gè)指令A(yù)BCDEABCDE管線處理方式2023/9/2第三節(jié)﹕CPU的指令集一﹒MMX指令集多媒體指令集其使用了SIMD（SingleInstruction,MultipleData）技術(shù)﹐MMX增強(qiáng)多媒體信息處理﹐提高CPU處理3D圖形視頻和音頻能力﹒優(yōu)化整數(shù)運(yùn)算﹐但沒有加強(qiáng)浮點(diǎn)運(yùn)算﹒（共57條指令））

二﹒SSE指令集

SSE因特網(wǎng)數(shù)據(jù)流單指令序列擴(kuò)展（InternetStreamingSIMDExtensions的縮寫﹒該指令增加了浮點(diǎn)預(yù)算能力﹐提高了內(nèi)存的使用效率﹐優(yōu)化了3D幾何運(yùn)算及動(dòng)畫處理﹐視頻）2023/9/2編輯／壓縮／解壓（圖像DVD等）語(yǔ)音識(shí)別等功能﹒（70條指令）三﹒3DNOW指令集

AMD公司開發(fā)的多媒體擴(kuò)展指令集﹐針對(duì)MMX指令集沒有加強(qiáng)浮點(diǎn)處理能力的弱點(diǎn)﹐重點(diǎn)提高了AMD公司K6系列CPU對(duì)3D圖像的處理能力﹐該指令主要是應(yīng)用于3D游戲﹒對(duì)其它商業(yè)圖形應(yīng)用處理支持不足﹒（27條指令）2023/9/2

第四節(jié)﹕CPU的生產(chǎn)工藝一﹒CPU的技術(shù)參數(shù)CPU中有“技術(shù)參數(shù)“﹐如“0﹒35uM“或“0﹒25uM“﹐技術(shù)參數(shù)的數(shù)據(jù)越小表明CPU的生產(chǎn)技術(shù)越先進(jìn)﹐目前CPU主要采用CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）技術(shù)﹒第一代的CPU是采用0﹒65uM工藝﹐后來(lái)逐向﹐0.35,0.25現(xiàn)在INTEL﹐AMD﹐CYRIX的等公司已經(jīng)有0.18uM工藝產(chǎn)生﹐主要是采用銅技術(shù)﹐預(yù)計(jì)到2001年會(huì)﹒有0.13uM的工藝產(chǎn)生﹐采用銅制造工藝有以下優(yōu)點(diǎn)﹕電阻小﹐發(fā)熱量小﹐整個(gè)CPU的體積小﹐集成度高﹐有效提高了CPU的速度﹒2023/9/2二﹒CPU的封裝形式

1﹒Slot1是IntelPⅡ等CPU同主板的接口方式，采用的是SEC(單邊接觸插槽)接口。2﹒Slot2是近期才出來(lái)的主要用于PⅡ服務(wù)器的一種CPU同主板的接口。3﹒Socket7是目前Pentium、PentuimMMX、AMDK6、Cyrix6x86以及IDT的WinChip等處理器廣泛使用的接口方式。4﹒Super7是AMD公司提出的一種新的CPU接口，支持100MHz的總線總線頻率和AGP技術(shù),并與Socket7完全

2023/9/2兼容。主要用于配合AMD的K6-2及最新推出的K6-3CPU。5﹒Socket370是INTEL專為賽楊配備的具有370條針狀引線(與Socket7插座不兼容)的CPU插槽。

6﹒SlotA是AMD一種同IntelPⅡ在尺寸和結(jié)構(gòu)上兼容的接口方式，與AMD推出的K7處理器配合。

第七章﹕CACHE的工作原理

本章所討論的CACHE是指ONBOARDCACHE﹐也就是L2CACHE﹒一﹕Cache的性能一般情況L2Cache采用P.B.SRAM（管線式爆炸型2023/9/2SRAM）它具有高效能記憶體，內(nèi)建一個(gè)二位元之位址產(chǎn)生器，及控制暫存器。當(dāng)以爆發(fā)模式讀取第一筆資料時(shí)，位址產(chǎn)生器(AddressGenerator)將自動(dòng)產(chǎn)生下一筆資料的位址,所以系統(tǒng)可連續(xù)讀取數(shù)筆資料，提高讀取速度，增加系統(tǒng)之效能﹒二﹕Cache的工作方式﹕

A.快取記憶體控制器從DRAM處將常用資料複製

B.複製之資料存入CacheC.CPU欲取資料時(shí),先自Cache內(nèi)尋找

D.若在Cache內(nèi)找不到資料即往DRAM處尋找

2023/9/2E.處理過(guò)後之資料先存放至DRAM處

F.再檢查資料位址是否存在Cache中,若有把資料亦存入

Cache以保持Cache和DRAM之一致性,若無(wú)則只存入

DRAM中.

三﹒TAGTAG為一個(gè)靜態(tài)CHCHE﹐其主要功能為識(shí)別CHCHE的內(nèi)容﹐把其檢測(cè)到的內(nèi)容及時(shí)地告知CPU﹐從而保証CPU及時(shí)從CHCHE取到準(zhǔn)確的數(shù)據(jù)﹒

2023/9/2

第八章﹕北橋的介紹北橋是一顆IC﹐由于該IC跨接HOSTBUS及PCIBUS﹐由此得名橋﹐再加上其靠近CPU﹐所以稱北橋﹒該命名是針對(duì)傳統(tǒng)型MB架構(gòu)而言的﹐而810及815芯片組的架構(gòu)摒棄了南北橋的架構(gòu)﹐而是采用GMCH(AGP內(nèi)存控制中心)+ICH(I/O控制中心)的HubArchitecture結(jié)構(gòu)﹐但是HUB結(jié)構(gòu)IC的基本功能尚未變化﹐與南北橋結(jié)構(gòu)的基本相似﹒第一節(jié)﹕傳統(tǒng)型北橋功能介紹

傳統(tǒng)型北橋功能以CAMAROMB為例﹐CAMAROMB的北橋?yàn)閂IA芯片組﹐其主要功能如下﹕2023/9/2＊VIAVT8501ApolloMVP4特性1）支持所有的SOCKET7總線界面﹒2）支持高級(jí)的L2CACHE﹒3）集成圖形加速控制器（AGP－AcceleratedGraphicsPort)4）支持PCI總線控制器﹒5）集成高性能的DRAM控制器﹒6）支持老式的電源管理特性﹒7）一般的圖像處理能力﹒8）高性能的CAD﹐3D加速器﹒2023/9/29）支持DVD10）集成視頻處理芯片﹒11）DigitalFlatPanel(DFP)Interface12）Build-inNAND-treescantestcapability第二節(jié)﹕HUB結(jié)構(gòu)的GMCH的功能介紹HUB結(jié)構(gòu)GMCH（GraphicMemoryControllerHub)的功能以BMWMB為例﹐該芯片屬于INTEL810芯片組﹒GMCH的功能如下﹕1）支持單處理器結(jié)構(gòu)﹒2023/9/22）64-bitGTL+basedSystemBusInterfaceat66MHz/100MHz.3）支持32位地址總線結(jié)構(gòu)﹒4）64-bitSystemMemoryInterfacewithoptimizedsupportforSDRAMat100MHz.﹒5）集成2D&3D圖像引擎﹒6）IntegratedH/WMotionCompensationEngine﹒7）Integrated230MHzDAC（數(shù)字類比控制器）﹒8）IntegratedDigitalVideoOutPort﹒9）4MBDisplayCache(82810-DC100only)﹒

2023/9/2AGP(AcceleratedGraphicsPort)是Intel公司配合PentiumII處理器開發(fā)的總線總線標(biāo)準(zhǔn)，它是建立PCI總線基礎(chǔ)上、專門針對(duì)3D圖形處理而開發(fā)的高效能總線﹒AGP最大的改變?cè)谟谶_(dá)到了133MHz以上的數(shù)據(jù)傳輸速率,這樣數(shù)據(jù)吞吐速度可以達(dá)到533MB/秒以上。由于達(dá)到了這么高的傳輸速率,便可以將圖形內(nèi)存中的數(shù)據(jù)調(diào)入系統(tǒng)內(nèi)存,從而大大地減輕圖形內(nèi)存的壓力,這也是設(shè)計(jì)AGP的最原始動(dòng)機(jī)。相比之下PCI總線速度只有33MHz,最大吞吐率只有133MB/秒。

第三節(jié)﹕AGP簡(jiǎn)介2023/9/2第四節(jié)﹕DRAM的工作原理

動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）是以MOS管柵極電容是否充有電荷來(lái)存信息其基本單元電路一般由四管和三管組成（功耗低）動(dòng)態(tài)基本存儲(chǔ)電路如下圖示﹕2023/9/2如上圖所示﹐三管動(dòng)態(tài)基本存儲(chǔ)電路﹐它由T1﹐T2﹐T3三個(gè)管子和兩條字選擇讀寫選擇線）兩條數(shù)據(jù)線（讀寫數(shù)據(jù)線）組成﹒T1是數(shù)據(jù)控制管﹐T2是存儲(chǔ)管﹐用它的柵極電容Cg存儲(chǔ)信號(hào)﹐T3是讀數(shù)據(jù)控制管﹐T4管是一列基本存動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）是以MOS管柵極電容儲(chǔ)電路上共同的預(yù)充電管以控制對(duì)輸出電容Cd的預(yù)充電﹒

一﹒寫入操作過(guò)程當(dāng)寫入操作時(shí)﹐寫選擇線上為高電平﹐T1導(dǎo)通﹐待寫入的信息由寫數(shù)據(jù)線通過(guò)T1加到T2管的柵極上﹐對(duì)柵極電容Cg2023/9/2充電若寫入1﹐則Cg上充有電荷﹔若寫入0﹐則Cg上無(wú)電荷﹐寫操作結(jié)束后﹐T1截止﹐信息被保存在電容Cg上﹒二﹐讀操作過(guò)程讀出操作時(shí)﹐先在T4管柵極上預(yù)充電脈沖﹐使T4管導(dǎo)通﹐讀數(shù)據(jù)線因有寄生電容Cd而預(yù)充電到1（Vdd）﹐然后使讀寫選擇線為高電平﹐T3導(dǎo)通若T2管柵極電容Cg上已有“1“信息﹐則T2管導(dǎo)通﹐這時(shí)讀數(shù)據(jù)線上的預(yù)充電荷將通過(guò)T3﹐T2而泄放﹐于是﹐讀數(shù)據(jù)線上為0﹒若T2管柵極電容所存為“0“信息﹐則T2管不導(dǎo)通﹐于是讀數(shù)據(jù)線上為1﹒三﹐等待狀態(tài)（WaitState）2023/9/2

在DRAM[Refresh]時(shí),DRAM是停止工作﹐其與週邊及CPU之溝通暫停如下圖﹒加以CPU存取時(shí)間不斷縮短﹐使的CPU必須增加等待時(shí)間,無(wú)法工作﹒此種狀況稱為(WaitState)﹒如圖解決之道有貳﹕Read/WriteRead/WriteRefreshRefreshWorkWaitWorkWaitDRAMCPU四﹒交替操作模式(Interleavemode):

以2或4排記憶體模組供CPU操作,使CPU避開[Refresh]之時(shí)間﹒操作方式如下圖:2023/9/2Read/WriteRead/WriteRefreshRefreshWorkWorkWorkWorkBankCPU五﹒快速頁(yè)操作模式(FastPageMode;FPM)

DRAM的存取,是分別利用列(ROM)及行(COLUMN).FPM模式即將列位置定,只改變行位址,以便連續(xù)位址之存取﹒一般以1K~2K作為單位,如1MBDRAM為例﹒它有10條列位址線及10條行位址線(2^20=1MB),若列位置固定,行位址線可定出(2^10=1024=1K)位址,此時(shí)稱行位址線定出之位址為1個(gè)PAGE.故1MBDRAM可分為1K個(gè)PAGE(每一Read/WriteRead/WriteRefreshRefreshBank2023/9/2個(gè)PAGE大小為1K).故若CPU存取之資料在同一PAGE,只需送一個(gè)列訊號(hào)﹒第九章﹕PCI總線的介紹

PCI(PeripheralComponentInterconnection)—外設(shè)部件互連總線是由Intel在1993年所發(fā)表.是一高速匯流排.支援32bits,33MHz.最後版本可支援至64bits,66MHz.但在PC只支援到32bits,33MHz﹒第一節(jié)﹕PCIBUSMaster

所謂BusMaster是具有存取記憶體或週邊裝置能力之2023/9/2裝置,也就是BusMaster的裝置須有能力控制位址及控制訊號(hào),PCIbusMaster如果要以MasterMode存取資料,首先要經(jīng)由REQ#控制訊號(hào),向匯流排仲裁器發(fā)出要求,匯流排仲裁器會(huì)以GNT#控制訊號(hào)回應(yīng)PCIbusMaster要求,PCIbusMaster收到GNT#後,才取得Bus的使用權(quán)。REQ#及GNT#控制訊號(hào)為一點(diǎn)對(duì)點(diǎn)訊號(hào),主機(jī)板所能支援的PCIBusMaster擴(kuò)充槽大都由chipset所提供之?dāng)?shù)量決定.BusMaster可減少CPU的負(fù)荷,並增加系統(tǒng)的效能,因?yàn)楫?dāng)一裝置在執(zhí)行BusMaster的動(dòng)作時(shí),CPU仍可執(zhí)行其他的指令動(dòng)作.2023/9/2第二節(jié)﹕PCI總線的數(shù)據(jù)傳輸一﹒PCIBUS控制的時(shí)序圖2023/9/2

二﹒位址階段

每一個(gè)PCI交換都是以一個(gè)地址階段開始的﹐其持續(xù)時(shí)間為一個(gè)PCI時(shí)鐘周期在地址階段中initiator確認(rèn)target裝置（透過(guò)地址）﹐以及交換狀態(tài)﹒下target裝置是以驅(qū)動(dòng)一個(gè)在其指定給它的范圍內(nèi)的PCI地址／數(shù)據(jù)匯流排起始位置來(lái)識(shí)別﹒同一時(shí)間﹐Initiator以驅(qū)動(dòng)一個(gè)在4位元寬的PCI指令／位元組致能匯流排上（Command/ByteEnableBus）的指令狀態(tài)來(lái)識(shí)別交易狀態(tài)﹒Initiator同時(shí)驅(qū)動(dòng)FRAME＃到低電平﹐表示在匯流排上有一個(gè)有效的起始地址與交易形態(tài)存在﹒因?yàn)镮nitiator只在一個(gè)PCI時(shí)鐘周期內(nèi)﹐顯示起始地址與指令﹐所以每一個(gè)PCItarget裝置負(fù)責(zé)在時(shí)鐘的下一個(gè)上升邊緣閂鎖地址及指令﹐以便在后來(lái)將之解碼﹒閂鎖在地址匯流排的2023/9/2

地址與在指令／位元組致能匯流排上的指令解碼﹐Target裝置可以確認(rèn)它是否被定址以及交易的狀態(tài)﹒Initiator只能提供起始地址給Target(在地址階段中)﹒完成地址階段后的交換期間﹐地址／數(shù)據(jù)匯流排變成數(shù)據(jù)匯流排﹐并且用來(lái)在每一個(gè)數(shù)據(jù)階段里傳輸數(shù)據(jù)﹒Target負(fù)責(zé)閂鎖起始地址﹐并且在后續(xù)的每一個(gè)質(zhì)料群組的位置﹒三﹒宣告交換數(shù)據(jù)

當(dāng)PCITarget確定自己是交換的Target時(shí)﹐他必須將DEVSEL＃（DeviceSelect,裝置選擇）驅(qū)動(dòng)到低態(tài)來(lái)宣告交易﹒假設(shè)在預(yù)先決定的一段時(shí)間內(nèi)Initiator未取樣到DEVSEL＃被驅(qū)動(dòng)到低電平﹐它將中止交易﹒2023/9/2

四﹒數(shù)據(jù)階段

交換的數(shù)據(jù)階段是指某一段時(shí)間﹐在該段時(shí)間里﹐Initiator與Target之間有一個(gè)數(shù)據(jù)物件被傳輸﹒在某一個(gè)數(shù)據(jù)階段里﹐被傳輸?shù)臄?shù)據(jù)位元組數(shù)是由Initiator在該資料階段里所設(shè)定的指令／位元組致能訊號(hào)數(shù)目來(lái)決定﹒每一個(gè)數(shù)據(jù)階段持續(xù)的時(shí)間至少在一個(gè)PCI時(shí)鐘周期﹒Initiator與Target都必須表示它們準(zhǔn)備完成該數(shù)據(jù)階段﹐或者用一個(gè)PCI時(shí)鐘周期的等待狀態(tài)來(lái)延長(zhǎng)數(shù)據(jù)階段﹐為此﹐PCI匯流排定義了Initiator(IRDY#)與Target(TRDY#)所使用的準(zhǔn)備（ready）信號(hào)線﹒四﹒交換期間

Initiator不會(huì)傳送傳輸次數(shù)給Target﹒相反﹐在每一個(gè)數(shù)據(jù)2023/9/2

階段里﹐它都會(huì)表示是否是最后一個(gè)數(shù)據(jù)項(xiàng)﹒在地址階段的開始﹐FRAME＃會(huì)被驅(qū)動(dòng)到低電平﹐并且持續(xù)驅(qū)動(dòng)﹐直到Initiator(IRDY#)完成最后一個(gè)資料階段為止﹒當(dāng)Target在資料階段中取樣到IRDY＃被驅(qū)動(dòng)到低電平﹐并且FRAME＃被反驅(qū)動(dòng)到高電平時(shí)﹐它就知道這是最后一個(gè)數(shù)據(jù)階段﹒但﹐數(shù)據(jù)階段必須直到Target把TRDY＃訊號(hào)驅(qū)動(dòng)到低電平﹐才宣告完成﹒五﹒交換完成且匯流排回到閑置狀態(tài)

Initiator以反驅(qū)動(dòng)FRAME＃到高電平﹐以及驅(qū)動(dòng)IRDY＃到低電平﹐指示（BURST傳輸?shù)模┳詈笠淮螖?shù)據(jù)傳輸正在進(jìn)行中﹒在最后一次數(shù)據(jù)傳輸完成后.Initiator會(huì)以反驅(qū)動(dòng)其準(zhǔn)備（IRDY＃）到高電平的方式﹒讓PCI匯流排回到閑置狀態(tài)﹒假設(shè)有2023/9/2

另一個(gè)BUSMASTER被PCI匯流排仲裁器授予匯流排的擁有權(quán)﹐并且正在等待目前的Initiator讓出匯流排使用權(quán)﹐它就可以在同一個(gè)PCI時(shí)鐘周期的上升邊緣（時(shí)鐘9的上升邊緣）偵測(cè)FRAME＃及IRDY＃是否被反驅(qū)動(dòng)到高電平﹒來(lái)偵測(cè)匯流排是否已經(jīng)回到閑置狀態(tài)﹒第十章﹕南橋的介紹對(duì)傳統(tǒng)架構(gòu)的MB而言﹐南橋由于該跨接PCIBUS及ISABUS﹐遠(yuǎn)離CPU﹐而得名﹒對(duì)于810及815芯片組的HUB架構(gòu)其摒棄了南北橋的架構(gòu)﹐而采用GMCH（MCH）＋I(xiàn)CH架構(gòu)﹒第一節(jié)﹕傳統(tǒng)南橋的功能介紹

以CAMARO為例說(shuō)明南橋的內(nèi)部功能﹒該芯片是VIA芯片2023/9/2組﹒VIAVT82C686A功能特性如下﹕1）PCItoISABridge2）集成DMA-33/66PCIEIDE控制器3）集成SUPERI／O控制器4）SoundBlasterProHardwareandDirectSoundReadyAC97DigitalAudioController5）電壓﹐溫度,風(fēng)扇速度監(jiān)視器及其控制器﹒6）USB控制器7）系統(tǒng)管理控制器﹒2023/9/28）即插即用控制器﹒9）高級(jí)電源管理（APM）

第二節(jié)﹕ICH內(nèi)部功能1）支持PCIRev2.2﹒工作頻率33MHz﹒2）ICH0Supportsupto4Req/Gntpairs(PCISlots);ICHsupportsupto6Req/Gntpairs(PCISlots).3）支持電源管理邏輯.4）增強(qiáng)型DMA控制器,中斷控制器及實(shí)時(shí)控制5）集成IDE控制器(ICH0支持UltraATA/33;ICH支持

UltraATA/66).HUB架構(gòu)的ICH芯片功能以BMW為例﹐該芯片82801是INTEL810芯片組的成員﹒其功能如下﹕2023/9/26）USB總線界面支持

兩個(gè)USB口.7）系統(tǒng)管理總線(SMBus)compatiblewithmostI2Cdevices.8）AC972.1CompliantLinkforAudioandTelephonyCODECs.9）LowPinCount(LPC)interface.10）FirmwareHub(FWH)interfacesupport.11）AlertOnLAN*(82801AAICHonly).第三節(jié)﹕中斷號(hào)的分配

每個(gè)設(shè)備都有一個(gè)IRQ﹐當(dāng)設(shè)備用IRQ向CPU發(fā)送服務(wù)請(qǐng)求﹐稱為中斷當(dāng)一條中斷線被激活后﹐CPU就會(huì)立即停止當(dāng)前的動(dòng)作﹐裝載一定的中斷處理程序（中斷服務(wù)2023/9/2程序）﹐當(dāng)服務(wù)結(jié)束后﹐系統(tǒng)自動(dòng)回到剛才的斷點(diǎn)﹒如果兩個(gè)設(shè)備擁有同一個(gè)中斷號(hào)﹐系統(tǒng)中的某些部分會(huì)停止工作﹐甚至?xí)?dǎo)致整個(gè)系統(tǒng)的崩潰﹒IRQ0──系統(tǒng)時(shí)鐘IRQ1──鍵盤IRQ2──系統(tǒng)的第二個(gè)中斷請(qǐng)求控制器IRQ3──串行口2IRQ4──串行口1IRQ5──并行口2IRQ6──軟驅(qū)IRQ7──并行口12023/9/2IRQ8──實(shí)時(shí)時(shí)鐘IRQ9──可用IRQ10──可用IRQ11──顯示卡IRQ12──PS／2MOUSEIRQ13──數(shù)學(xué)協(xié)處理器IRQ14──IDE1IRQ15──IDE2以上階指可屏蔽中斷﹒2023/9/2第四節(jié)﹕DMA通道DMA通道（DirectMemoryAccess－直接存取通道）﹒

主機(jī)與外設(shè)之間的數(shù)據(jù)傳輸﹐共有兩條途徑﹕一是利用CPU來(lái)管理數(shù)據(jù)的傳送﹔二是用專門的芯片完成數(shù)據(jù)的傳輸﹒所謂DMA﹐就是不經(jīng)過(guò)CPU﹐外設(shè)同內(nèi)存之間相互傳送數(shù)據(jù)的通道﹐在這種方式下﹐外設(shè)利用DMA通道直接將數(shù)據(jù)寫入存儲(chǔ)器或?qū)?shù)據(jù)從存儲(chǔ)器中讀出﹐而不用CPU的參與﹐系統(tǒng)的速度會(huì)大大增加﹒DMA通道分配如下﹕

DMA0──可用

DMA1──ECP打印口

2023/9/2DMA2──軟驅(qū)控制器

DMA3──8位數(shù)據(jù)傳送

DMA4──級(jí)聯(lián)DMA控制器

DMA5──可用

DMA6──可用

DMA7──可用第五節(jié)﹕IDE通道存取硬碟資料是透過(guò)主機(jī)板上的晶片向硬碟讀取的，而在IDE磁碟機(jī)中常常聽到所謂的PIO模式，MASTER模式或DMA模式，這些模式都是代表主機(jī)板和IDE磁碟機(jī)之間傳送資料的方式。

2023/9/2一﹒PIO模式系統(tǒng)讀取硬碟機(jī)的資料，是CPU透過(guò)輸入/輸出(I/O)的命令經(jīng)由主機(jī)板上的晶片去硬碟機(jī)讀取資料後，再將資料放置於記憶體中，所以叫做PIO模式。二﹒MASTER模式系統(tǒng)讀取硬碟機(jī)的資料，是由主機(jī)板上的晶片自行(經(jīng)由DMA或PIO的方式)從硬碟中讀取資料，然後直接放入記憶體中，而CPU並不干預(yù)資料的傳送。三﹒DMA模式一般來(lái)說(shuō)DMA模式是指主機(jī)板上的晶片到硬碟機(jī)讀取2023/9/22023/9/21）控制器（HostController）主要負(fù)責(zé)執(zhí)行由控制器驅(qū)動(dòng)程序發(fā)出的命令。2）控制器驅(qū)動(dòng)程序(HostControllerDriver)在控制器與USB設(shè)備之間建立通信信道。3）USB芯片驅(qū)動(dòng)程序(USBDriver)提供對(duì)USB的支持。

4）USB設(shè)備(USBDevice)

包括與PC相連的USB外圍設(shè)備，分為兩類,一類設(shè)為本身可再接其它USB外圍設(shè)備,另一類設(shè)備本身不可再連接其它外圍設(shè)備,前者稱為集線器(Hub),后者稱設(shè)備(Function)?；蛘哒f(shuō),集線器帶有其它接其它外圍設(shè)備的USB端口,而設(shè)備則是連接在計(jì)算機(jī)上用來(lái)完成特定功能并符合USB規(guī)范2023/9/2的設(shè)備單元。5）設(shè)備驅(qū)動(dòng)程序(ClientDriverSoftware)就是用來(lái)驅(qū)動(dòng)USB設(shè)備的程序，通常由操作系統(tǒng)或USB設(shè)備制造商提供。二﹒針對(duì)設(shè)備對(duì)系統(tǒng)資源需求的不同，在USB規(guī)范中規(guī)定了四種不同的數(shù)據(jù)傳輸方式：1）等時(shí)傳輸方式(Isochronous)該方式用來(lái)聯(lián)接需要連續(xù)傳輸數(shù)據(jù)，且對(duì)數(shù)據(jù)的正確性要求不高而對(duì)時(shí)間極為敏感的外部設(shè)備，如麥克風(fēng)、嗽叭以及電話等。等時(shí)傳輸方式以固定的傳輸速率，連續(xù)不斷地在主機(jī)與USB設(shè)備之間傳輸數(shù)據(jù)，在傳送數(shù)據(jù)發(fā)發(fā)生錯(cuò)誤時(shí)，USB并不處理這些錯(cuò)誤，而是連續(xù)不斷地送新的數(shù)據(jù)。2）中斷傳輸方式(Interrupt)該方式傳送的數(shù)據(jù)量很小，但這些數(shù)據(jù)需要及時(shí)處理，以達(dá)到實(shí)時(shí)效果，此方式主要用在鍵盤、2023/9/2鼠標(biāo)以及操縱桿等設(shè)備上。3）控制傳輸方式(Control)該方式用來(lái)處理主機(jī)到USB設(shè)備的數(shù)據(jù)傳輸。包括設(shè)設(shè)備控制指令、設(shè)備狀態(tài)查詢及確認(rèn)命令。當(dāng)USB設(shè)備收到這些數(shù)據(jù)和命令后，將依據(jù)先進(jìn)先出的原則處理到達(dá)的數(shù)據(jù)。

4）批(Bulk)量傳輸方式該該方式用來(lái)傳輸要求正確無(wú)誤的數(shù)據(jù)。通常打印機(jī)、掃掃描儀和數(shù)字相機(jī)以這種方式與主機(jī)聯(lián)接。第十一章﹕DEBUGEKARD的使用隨著MB結(jié)構(gòu)發(fā)生變化﹐傳統(tǒng)的ISASLOT已經(jīng)逐漸從MB上消失﹐維修使用的DEBUGECARD也從過(guò)去的ISADEBUGECARD轉(zhuǎn)向PCIDEBUGECARD﹒2023/9/2第一節(jié)﹕PCIDEBUGECARD介紹一﹕PCIDEBUGECARD（如圖示）2023/9/21﹒DEBUGECARD零部件功能簡(jiǎn)介

A0~A31D0~D31CSSLEDSW1SW2U2U1BED1JP2JP1JP4JP3A3~A0A7~A4A11~A8A15~A12A19~A16A23~A20A27~A24A31~A28D3~D0D7~D4D11~D8D15~D12D19~D16D23~D20D27~D24D31~D282023/9/21）SW及JUMP說(shuō)明

SW1:SpringS.W.runningstepbystep

SW2:DIPS.W.JP1:I/Oport80H/84HselectionJP2:ConfigurationR/WcycleselectionJP3:BitBlasterDownloadjumperJP4:EnableautomaticTRDY#signalgeneration2023/9/22）元件功能說(shuō)明BED1:Dualdigitsof7-segmentLEDU1,U2:ALTERAMAXEPM3256ATC144-10A0~A31:32piecesofLEDusedtodisplaytheaddressbusstatusofPCIbusD0~D31:32piecesofLEDusedtodisplaythedatabusstatusofPCIbusCSSLED:15piecesofLEDusedtodisplaythepower&ControlSignalsStatusofPCIbus2023/9/2SW2FunctionPin1-ONAllcyclePin2-ONPort80H/84HcyclePin3-ONMemoryreadcyclePin4-ONMemorywritecyclePin5-ONI/OreadcyclePin6-ONI/OwritecyclePin7-ONEach50PCIcyclePin8-ONFreerunningA3~A0A7~A4A11~A8A15~A12A19~A16A23~A20A27~A24A31~A28D3~D0D7~D4D11~D8D15~D12D19~D16D23~D20D27~D24D31~D28SW2SW2LeftsideView123456787-SegmentLEDSW1ON3）SW2功能介紹2023/9/23）JP1功能介紹JP1A15~A12A19~A16A23~A20A27~A24A31~A28D15~D12D19~D16D23~D20D27~D24D31~D28Port84H2-3Port80H1-2ErrorcodeJP11232023/9/24）JP2功能介紹12ConfigurationR/WCloseFunctionJP2EnableConfigurationR/WcycletobeheldbythecardJP2A15~A12A19~A16A23~A20A27~A