數(shù)據(jù)選擇器實驗報告_第1頁
數(shù)據(jù)選擇器實驗報告_第2頁
數(shù)據(jù)選擇器實驗報告_第3頁
數(shù)據(jù)選擇器實驗報告_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

數(shù)據(jù)選擇器的應(yīng)用實驗?zāi)康牧私?4LS00，74LS86,74LS153芯片的內(nèi)部結(jié)構(gòu)和功能；了解數(shù)據(jù)選擇器的結(jié)構(gòu)和功能；了解全加器和全減器的結(jié)構(gòu)和功能；學(xué)習(xí)使用數(shù)據(jù)選擇器（74LS153）設(shè)計全加器和全減器；進一步熟悉邏輯電路的設(shè)計和建立過程。實驗原理數(shù)據(jù)選擇器實現(xiàn)全加器：列出全加器的真值表：ABS000000011001010011011001010101110011111101011010S真值表：得到00100111真值表：（D0）（D2）（D1）（D3）

對S的真值表進行降維，得到：0（D0）（D2）（D1）1（D3）對的真值表進行降維，得到：使用數(shù)據(jù)選擇器實現(xiàn)時，D0，D1，D2，D3分別代表四選一數(shù)據(jù)選擇器的四個輸入端，并用A,B作控制端，電路圖如下圖：圖一數(shù)據(jù)選擇器實現(xiàn)全加全減（M=0全加，M=1全減）組合邏輯電路列出該邏輯電路的真值表：MABCiSC0000000000110001010001101010010010101011001011111100000100111101011101101110010110100111000111111CCCC對S降維D0(同或)D2D1(同或)D3對S再降維 對C0降維 0C0CC1C1對C0再降維D0D2D1D3使用數(shù)據(jù)選擇器實現(xiàn)時，D0，D1，D2，D3分別代表四選一數(shù)據(jù)選擇器的四個輸入端，并用M,A作控制端，電路圖如下圖：圖二實驗內(nèi)容1．按圖一搭建邏輯電路，測試實驗結(jié)果，與真值表進行對照。2．按圖二搭建邏輯電路，測試實驗結(jié)果，與真值表進行對照。*該過程中應(yīng)注意：實驗室所提供的器件與非門并不夠用，需要用一個異或門改裝成非門，如下圖： 四．實驗收獲1．學(xué)會了全加器全減器的設(shè)計過程，為以后更好的應(yīng)用打好了基礎(chǔ)；2．更加

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論