計(jì)算機(jī)組成原理 第三章主存儲(chǔ)器和存儲(chǔ)系統(tǒng)一

第3章

存儲(chǔ)器3.

1

存儲(chǔ)器概述3.2

主存儲(chǔ)器3.3高速緩沖存儲(chǔ)器3.4輔助存儲(chǔ)器3.5虛擬存儲(chǔ)器第3章存儲(chǔ)器學(xué)習(xí)要點(diǎn)：掌握：半導(dǎo)體隨機(jī)和只讀存儲(chǔ)器工作機(jī)理了解：存儲(chǔ)器概述存儲(chǔ)體系及高速存儲(chǔ)器，虛擬存儲(chǔ)器理解：2存儲(chǔ)器的兩大功能：

1、存儲(chǔ)（寫(xiě)入Write）

2、取出（讀出Read）3.1存儲(chǔ)器概述三項(xiàng)基本要求：

1、大容量

2、高速度

3、低成本3主存儲(chǔ)器（內(nèi)存）是計(jì)算機(jī)真正的工作場(chǎng)所，所有驅(qū)動(dòng)程序、操作系統(tǒng)、工作數(shù)據(jù)、成品/半成品應(yīng)用程序必須加載到主存中才能由CPU讀取。一、存儲(chǔ)器的作用

高速緩存的速度比主存儲(chǔ)器快，作為CPU與內(nèi)存的緩沖區(qū)，主要起到平衡CPU與主存這間的速度的作用，有效解決了CPU速度與主存速度的不匹配問(wèn)題。

輔助存儲(chǔ)器（外存）如硬盤(pán)、軟盤(pán)，是用來(lái)存放暫時(shí)不參加運(yùn)行的程序和數(shù)據(jù)，以及永久存儲(chǔ)信息。輔助存儲(chǔ)器的容量很大，但存取速度慢，并且不能為CPU直接訪(fǎng)問(wèn)，必須先將其中信息調(diào)入主存后，才能為CPU所訪(fǎng)問(wèn)。4二、存儲(chǔ)器的分類(lèi)1.按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用分類(lèi)（1）高速緩沖存儲(chǔ)器（Cache）（2）主存儲(chǔ)器（3）輔助存儲(chǔ)器3.按信息的可保存性分類(lèi)（1）易失性存儲(chǔ)器（2）非易失性存儲(chǔ)器2.按存儲(chǔ)介質(zhì)分類(lèi)（1）半導(dǎo)體存儲(chǔ)器TTL、MOS（2）磁表面存儲(chǔ)器磁頭、載磁體（3）磁芯存儲(chǔ)器硬磁材料、環(huán)狀元件（3）光盤(pán)存儲(chǔ)器激光、磁光材料易失非易失54.按存取方式分類(lèi)靜態(tài)RAM動(dòng)態(tài)RAM（1）存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪(fǎng)問(wèn)）（2）存取時(shí)間與物理地址有關(guān)（串行訪(fǎng)問(wèn)）MROMPROMEPROMEEPROM隨機(jī)存儲(chǔ)器RAM在程序的執(zhí)行過(guò)程中可讀可寫(xiě)只讀存儲(chǔ)器ROM在程序的執(zhí)行過(guò)程中只讀順序存取存儲(chǔ)器磁帶直接存取存儲(chǔ)器磁盤(pán)6三、存儲(chǔ)器的層次結(jié)構(gòu)高低小大快慢輔存寄存器緩存主存磁盤(pán)光盤(pán)磁帶1.存儲(chǔ)器三個(gè)主要特性的關(guān)系CPUCPU主機(jī)速度容量?jī)r(jià)格72.緩存—主存層次和主存—輔存層次緩存CPU主存輔存緩存主存輔存主存虛擬存儲(chǔ)器20ns10ns200nsms虛地址（邏輯地址）虛存容量（虛存空間）實(shí)地址（物理地址）主存容量（實(shí)存容量）主存儲(chǔ)器（速度）（容量）存取周期8（1）正在運(yùn)行的程序和數(shù)據(jù)存放于主存儲(chǔ)器中，CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。（2）采用DMA技術(shù)或輸入輸出通道技術(shù)，在存儲(chǔ)器和輸入輸出系統(tǒng)之間直接傳輸數(shù)據(jù)。（3）多處理機(jī)系統(tǒng)采用共享存儲(chǔ)器來(lái)存取和交換數(shù)據(jù)。作用3.2主存儲(chǔ)器分類(lèi)（1）隨機(jī)存儲(chǔ)器RAM（randomaccessmemory）——易失性存儲(chǔ)器（2）只讀存儲(chǔ)器ROM（read-onlymemory）——非易失性存儲(chǔ)器（3）可編程序只讀存儲(chǔ)器PROM（programmableROM）：一次寫(xiě)入，不能修改。（4）可擦除可編程序只讀存儲(chǔ)器EPROM（erasablePROM）：紫外線(xiàn)擦除后可再次寫(xiě)入。（5）可用電擦除的可編程序只讀存儲(chǔ)器EEPROM（electricallyEPROM）：可用電改寫(xiě)。一、概述DMA“存儲(chǔ)器直接訪(fǎng)問(wèn)”，是指一種高速的數(shù)據(jù)傳輸操作，允許在外部設(shè)備和存儲(chǔ)器之間直接讀寫(xiě)數(shù)據(jù)，既不通過(guò)CPU，也不需要CPU干預(yù)。91.主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫(xiě)電路MDR地址總線(xiàn)數(shù)據(jù)總線(xiàn)讀寫(xiě)……………102.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線(xiàn)地址總線(xiàn)寫(xiě)11

CPU與主存之間采取異步工作方式，以ready信號(hào)表示一次訪(fǎng)存操作的結(jié)束。CPUMARMDR主存儲(chǔ)器地址總線(xiàn)數(shù)據(jù)總線(xiàn)控制總線(xiàn)讀/寫(xiě)readyKn2K字×n位3.主存的基本操作12讀（取）操作：從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送給CPU。（1）地址->MAR->ABusCPU將地址信號(hào)送至地址總線(xiàn)。（2）ReadCPU發(fā)讀命令。（3）WaitforMFC等待存儲(chǔ)器工作完成信號(hào)。（4）(MAR)->DBus->MDR讀出信息經(jīng)數(shù)據(jù)總線(xiàn)送至CPU。13寫(xiě)（存）操作：將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中。（1）地址->MAR->ABusCPU將地址信號(hào)送至地址總線(xiàn)。（2）數(shù)據(jù)->MDR->DBusCPU將要寫(xiě)入的數(shù)據(jù)送到數(shù)據(jù)總線(xiàn)。（3）WriteCPU發(fā)寫(xiě)信號(hào)。（4）WaitforMFC等待存儲(chǔ)器工作完成信號(hào)。144.主存中存儲(chǔ)單元地址的分配高位字節(jié)地址為字地址

低位字節(jié)地址為字地址字地址字節(jié)地址11109876543210840字節(jié)地址字地址452301420計(jì)算機(jī)系統(tǒng)既可按字尋址，也可按字節(jié)尋址，一個(gè)存儲(chǔ)字所包括的二進(jìn)制位數(shù)稱(chēng)為字長(zhǎng)。IBM370機(jī)，字長(zhǎng)32位PDP-11機(jī)，字長(zhǎng)16位15

主存儲(chǔ)器的主要性能指標(biāo)：存儲(chǔ)容量、存儲(chǔ)速度。5.主存的技術(shù)指標(biāo)設(shè)地址線(xiàn)24根按字節(jié)尋址按字尋址若字長(zhǎng)為16位按字尋址若字長(zhǎng)為32位224=16M8M4M（2）存儲(chǔ)速度——存取時(shí)間、存取周期存取時(shí)間：存儲(chǔ)器的訪(fǎng)問(wèn)時(shí)間（讀出時(shí)間、寫(xiě)入時(shí)間）存取周期：連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小間隔時(shí)間（讀周期、寫(xiě)周期）161.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)存儲(chǔ)體地址譯碼驅(qū)動(dòng)I/O和讀寫(xiě)電路存儲(chǔ)器的核心，是存儲(chǔ)單元的集合體，而存儲(chǔ)單元又是由若干個(gè)記憶單元組成的。用來(lái)完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介地址線(xiàn)…片選線(xiàn)數(shù)據(jù)線(xiàn)…讀/寫(xiě)控制線(xiàn)1K×4位16K×1位8K×8位地址線(xiàn)（單向）數(shù)據(jù)線(xiàn)（雙向）104141138芯片容量譯碼器將地址總線(xiàn)輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線(xiàn)上的有效電平，表示選中了某一存儲(chǔ)單元。驅(qū)動(dòng)器提供驅(qū)動(dòng)電流驅(qū)動(dòng)相應(yīng)的讀/寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀/寫(xiě)操作。171.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)存儲(chǔ)體地址譯碼驅(qū)動(dòng)I/O和讀寫(xiě)電路存儲(chǔ)器的核心，是存儲(chǔ)單元的集合體，而存儲(chǔ)單元又是由若干個(gè)記憶單元組成的。用來(lái)完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介地址線(xiàn)…片選線(xiàn)數(shù)據(jù)線(xiàn)…讀/寫(xiě)控制線(xiàn)譯碼器將地址總線(xiàn)輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線(xiàn)上的有效電平，表示選中了某一存儲(chǔ)單元。驅(qū)動(dòng)器提供驅(qū)動(dòng)電流驅(qū)動(dòng)相應(yīng)的讀/寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀/寫(xiě)操作。片選線(xiàn)讀/寫(xiě)控制線(xiàn)（低電平寫(xiě)，高電平讀）

18存儲(chǔ)芯片片選線(xiàn)的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器32片8片16K×1位8片16K×1位8片16K×1位8片16K×1位192.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式（1）線(xiàn)選法00000,015,015,70,7讀/寫(xiě)控制電路地址譯碼器字線(xiàn)015……16×8矩陣……位線(xiàn)讀/寫(xiě)選通A3A2A1A0……007…D0D7讀/寫(xiě)選通00,00,7…20A3A2A1A0A40,310,031,031,31

Y地址譯碼器X地址譯碼器……A9I/OA8A7A5A6Y0Y31X0X31D讀/寫(xiě)……

32×32矩陣（2）重合法00000000000,031,00,31……I/OD0,021存儲(chǔ)信息原理動(dòng)態(tài)存儲(chǔ)器DRAM（動(dòng)態(tài)MOS型）依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較小，容量大，速度較快，作主存。靜態(tài)存儲(chǔ)器SRAM（雙極型TTL、靜態(tài)MOS型）依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。功耗較大，速度快，作Cache。SRAM：利用雙穩(wěn)態(tài)觸發(fā)器來(lái)保存信息，只要不斷電，信息是不會(huì)丟失的，因?yàn)槠洳恍枰M(jìn)行動(dòng)態(tài)刷新，故稱(chēng)為“靜態(tài)”存儲(chǔ)器。DRAM：利用MOS電容存儲(chǔ)電荷來(lái)保存信息，使用時(shí)需要給電容充電才能使信息保持，即要定期刷新。三、讀/寫(xiě)存儲(chǔ)器（隨機(jī)存儲(chǔ)器(RAM)）22字選擇線(xiàn)

位線(xiàn)2位線(xiàn)1

VssT1T2T6T5T3T4VGG

VDD

ABT1~T6：構(gòu)成一個(gè)記憶單元的主體，能存儲(chǔ)一位二進(jìn)制信息。T1～T4觸發(fā)器：構(gòu)成基本RS觸發(fā)器，用來(lái)存儲(chǔ)一位二進(jìn)制信息。T5、T6：構(gòu)成讀寫(xiě)控制門(mén)，用來(lái)傳送讀寫(xiě)信號(hào)。一條字線(xiàn)，用來(lái)選擇這個(gè)記憶單元。兩條位線(xiàn)，用來(lái)傳送讀寫(xiě)信號(hào)。1.靜態(tài)RAM(SRAM)23字選擇線(xiàn)

位線(xiàn)2位線(xiàn)1

VssT1T2T6T5T3T4VGG

VDD

AB10通止A＝1，B＝0：T1止，T2通，記憶單元存儲(chǔ)“0”24字選擇線(xiàn)位線(xiàn)2位線(xiàn)1VssT1T2T6T5T3T4VGG

VDD

AB01止通A＝0，B＝1：T1通，T2止，記憶單元存儲(chǔ)“1”25字選擇線(xiàn)

位線(xiàn)2 位線(xiàn)1

VssT1T2T6T5T3T4VGG

VDD

AB0止止字線(xiàn)為“0”，記憶單元未被選中，T5、T6止，觸發(fā)器與位線(xiàn)斷開(kāi)，原存信息不會(huì)丟失，稱(chēng)保持狀態(tài)。26字選擇線(xiàn)

位線(xiàn)2 位線(xiàn)1

VssT1T2T6T5T3T4VGG

VDD

AB1通通字線(xiàn)為“1”，記憶單元被選中，T5、T6通，可進(jìn)行讀、寫(xiě)操作。27字選擇線(xiàn)

位線(xiàn)2位線(xiàn)1VssT1T2T6T5T3T4VGG

VDD

AB※讀操作※字線(xiàn)為“1”，記憶單元被選中，T5、T6通，可進(jìn)行讀、寫(xiě)操作。1T5、T6通，則A、B點(diǎn)與位線(xiàn)1、位線(xiàn)2相連。若記憶單元為“1”，即A＝0，B＝1，則T1通，T2止，在位線(xiàn)1產(chǎn)生負(fù)脈沖。若記憶單元為“0”，即A＝1，B＝0，則T1止，T2通，在位線(xiàn)2產(chǎn)生負(fù)脈沖。28字選擇線(xiàn)

位線(xiàn)2位線(xiàn)1

VssT1T2T6T5T3T4VGG

VDD

AB寫(xiě)入“1”：使位線(xiàn)1輸入“0”，位線(xiàn)2輸入“1”，它們分別通過(guò)T5、T6管迫使T1通、T2止＝＞A＝0，B＝1，使記憶單元內(nèi)容變成“1”，完成寫(xiě)“1”操作。01止通10※寫(xiě)操作※寫(xiě)入“0”：使位線(xiàn)1輸入“1”，位線(xiàn)2輸入“0”，它們分別通過(guò)T5、T6管迫使T1止、T2通＝＞A＝1，B＝0，使記憶單元內(nèi)容變成“0”，完成寫(xiě)“0”操作。01通止1029

T1

~T4T5T6T7T8

寫(xiě)放大器寫(xiě)放大器DIN寫(xiě)選擇讀選擇讀放

列地址選擇行地址選擇DOUT（1）靜態(tài)RAM基本電路T1~T4

觸發(fā)器T5、T6

行開(kāi)關(guān)T7、T8

列開(kāi)關(guān)

30

T1

~T4T5T6T7T8

寫(xiě)放大器寫(xiě)放大器DIN寫(xiě)選擇讀選擇讀放

列地址選擇行地址選擇DOUT靜態(tài)RAM基本電路的讀操作行選T5、T6開(kāi)T7、T8開(kāi)列選讀放DOUTVAT6T8DOUT讀選擇有效31T1~T4T5T6T7T8

DIN

列地址選擇行地址選擇寫(xiě)放大器寫(xiě)放大器讀放DOUT寫(xiě)選擇讀選擇靜態(tài)RAM基本電路的寫(xiě)操作行選T5、T6開(kāi)兩個(gè)寫(xiě)放大器DIN列選T7、T8開(kāi)（左）反相T5

（右）T8T6

DINDINT7寫(xiě)選擇有效32①I(mǎi)ntel2114外特性存儲(chǔ)容量1K×4位......

GNDIntel2114（2）靜態(tài)RAM芯片舉例33②Intel2114RAM矩陣(64×64)讀A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組34②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組000000000035②Intel2114RAM矩陣(64×64)讀第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………36②Intel2114RAM矩陣(64×64)讀第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0163248…………3715…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0163248…………②Intel2114RAM矩陣(64×64)讀第一組第二組第三組第四組0163248CSWE3815…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248②Intel2114RAM矩陣(64×64)讀第一組第二組第三組第四組…………016324839②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248第一組第二組第三組第四組…………016324840②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248…………第一組第二組第三組第四組讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路016324841②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248…………第一組第二組第三組第四組讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路I/O1I/O2I/O3I/O4016324842Intel2114RAM矩陣(64×64)寫(xiě)A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組43Intel2114RAM矩陣(64×64)寫(xiě)15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組000000000044Intel2114RAM矩陣(64×64)寫(xiě)15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000150311647326348…………WECS0163248…………016324845Intel2114RAM矩陣(64×64)寫(xiě)15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324846讀寫(xiě)電路Intel2114RAM矩陣(64×64)寫(xiě)15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324847讀寫(xiě)電路Intel2114RAM矩陣(64×64)寫(xiě)15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324848讀寫(xiě)電路Intel2114RAM矩陣(64×64)寫(xiě)15…031…1647…3263…48150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324849ACSDOUT地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻tAtCOtOHAtOTDtRC片選有效讀周期tRC地址有效下一次地址有效讀時(shí)間tA地址有效數(shù)據(jù)穩(wěn)定tCO片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時(shí)間（3）靜態(tài)RAM讀時(shí)序50A

DOUTDINtWCtWtAWtDWtDHtWR寫(xiě)周期tWC

地址有效下一次地址有效

滯后時(shí)間tAW地址有效片選有效的滯后時(shí)間寫(xiě)恢復(fù)時(shí)間tWR片選失效下一次地址有效tDW

數(shù)據(jù)穩(wěn)定

（4）靜態(tài)RAM寫(xiě)時(shí)序51CVSCDVDT2T1T3預(yù)充T4讀數(shù)據(jù)線(xiàn)數(shù)據(jù)輸出刷新控制寫(xiě)數(shù)據(jù)線(xiàn)寫(xiě)入選擇線(xiàn)讀出選擇線(xiàn)定義:“1”—C上有足夠的電荷，T1導(dǎo)通?！?”—C上無(wú)（少）電荷，T1不導(dǎo)通。（1）三管動(dòng)態(tài)存儲(chǔ)單元2.動(dòng)態(tài)RAM(DRAM)讀出：讀出數(shù)據(jù)線(xiàn)預(yù)充電至“1”，讀出選擇線(xiàn)“1”，T3導(dǎo)通。若C上充有電荷，T1導(dǎo)通，讀出數(shù)據(jù)線(xiàn)經(jīng)T1、T3接地，讀出電壓為“0”。若C上無(wú)電荷，T1截止，讀出數(shù)據(jù)為“1”。寫(xiě)入：在寫(xiě)入選擇線(xiàn)上加“1”在寫(xiě)入數(shù)據(jù)線(xiàn)上加寫(xiě)入信號(hào)

，T2導(dǎo)通。C隨寫(xiě)入信號(hào)而充電或放電(“0”放電，“1”充電)。若T2截止，C的電壓保持不變。52DD預(yù)充電信號(hào)讀選擇線(xiàn)寫(xiě)數(shù)據(jù)線(xiàn)寫(xiě)選擇線(xiàn)讀數(shù)據(jù)線(xiàn)VCT4T2T3T11讀出與原存信息相反DDV0110寫(xiě)入與輸入信息相同T2T3T11預(yù)充電信號(hào)預(yù)充電至“1”讀出選擇線(xiàn)“1”，T3導(dǎo)通若C上充有電荷，T1導(dǎo)通，讀出數(shù)據(jù)線(xiàn)經(jīng)T1、T3接地，讀出電壓為“0”讀出數(shù)據(jù)線(xiàn)至“1”若C上無(wú)電荷，T1截止，讀出數(shù)據(jù)為“1”特點(diǎn)：三管單元布線(xiàn)較復(fù)雜，所用元件較多，但電路穩(wěn)定。53（2）單管動(dòng)態(tài)存儲(chǔ)單元寫(xiě)入過(guò)程：字線(xiàn)為高電平，T導(dǎo)通。

若數(shù)據(jù)線(xiàn)為低電平（寫(xiě)1），且CS無(wú)電荷，CS被VDD通過(guò)T充電；若數(shù)據(jù)線(xiàn)為高電平（寫(xiě)0），且CS有電荷，CS通過(guò)T放電；若寫(xiě)入數(shù)據(jù)與原數(shù)據(jù)相同，CS電荷不變。讀出過(guò)程：字線(xiàn)高電平，T導(dǎo)通。若CS有電荷，則放電，使數(shù)據(jù)線(xiàn)電位下降，在數(shù)據(jù)線(xiàn)上的放大器可檢測(cè)CS的“1”態(tài)；若CS無(wú)電荷，數(shù)據(jù)線(xiàn)電位無(wú)變化，放大器沒(méi)有輸出“0”態(tài)。CDCST1數(shù)據(jù)線(xiàn)字選擇線(xiàn)VDD特點(diǎn)：?jiǎn)喂軉卧€(xiàn)路簡(jiǎn)單，占用面積小，速度快，但讀出后需恢復(fù)原信息，要求有高靈敏度讀出放大器。54單元電路讀寫(xiě)控制電路列地址譯碼器………讀選擇線(xiàn)寫(xiě)選擇線(xiàn)D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫(xiě)數(shù)據(jù)線(xiàn)讀數(shù)據(jù)線(xiàn)……………0…00000000000D…單元電路讀寫(xiě)控制電路三管動(dòng)態(tài)RAM芯片（Intel1103）（3）動(dòng)態(tài)RAM芯片舉例讀55A9A8A7A6A5讀寫(xiě)控制電路列地址譯碼器………讀選擇線(xiàn)寫(xiě)選擇線(xiàn)D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫(xiě)數(shù)據(jù)線(xiàn)讀數(shù)據(jù)線(xiàn)……………0…三管動(dòng)態(tài)RAM芯片（Intel1103）寫(xiě)11111…010001D讀寫(xiě)控制電路56單管動(dòng)態(tài)RAM4116(16K×1位)外特性時(shí)序與控制行時(shí)鐘列時(shí)鐘寫(xiě)時(shí)鐘

緩存器行地址緩存器列地址

A'6A'0存儲(chǔ)單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲(chǔ)單元陣列行譯碼I/O緩存器數(shù)據(jù)輸出驅(qū)動(dòng)數(shù)據(jù)輸入寄存器

DINDOUT~DINDOUTA'6A'0~57讀出放大器讀出放大器讀出放大器…………………………06364127128行線(xiàn)CS01271128列選擇讀/寫(xiě)線(xiàn)數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCSRAM4116(16K×1位)芯片讀原理讀出放大器讀出放大器讀出放大器………630I/O緩沖輸出驅(qū)動(dòng)OUTD58讀出放大器讀出放大器讀出放大器…………………………06364127128行線(xiàn)CS01271128列選擇讀/寫(xiě)線(xiàn)數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCS…RAM4116(16K×1位)芯片寫(xiě)原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器讀出放大器63059行、列地址分開(kāi)傳送（見(jiàn)書(shū)中圖4.8）寫(xiě)時(shí)序

數(shù)據(jù)DOUT有效數(shù)據(jù)DIN有效讀時(shí)序

（4）動(dòng)態(tài)RAM時(shí)序（見(jiàn)書(shū)中圖4.9）（見(jiàn)書(shū)中圖4.10）60

DRAM采用“讀出”方式進(jìn)行再生。由于DRAM每列都有自己的讀放，因此，只要依次改變行地址，輪流對(duì)存儲(chǔ)矩陣的每一行所有單元同時(shí)進(jìn)行讀出，再由放大器形成原信息并重新寫(xiě)入，就完成了對(duì)存儲(chǔ)器的再生（這種再生稱(chēng)行地址再生）。為保證存儲(chǔ)信息不被破壞，在電荷漏掉以前就進(jìn)行充電，以恢復(fù)原來(lái)的電荷。把這一充電過(guò)程稱(chēng)為再生，或稱(chēng)為刷新。（5