用于空間系統(tǒng)的全能耗型fdsoi英文

用于空間系統(tǒng)的全能耗型fdsoi英文

1短溝道效應(yīng)小soi可以實現(xiàn)電路中器官的介質(zhì)分離，以消除c-cf電路中的寄生鎖效應(yīng)。由這種材料制成的電路具有低寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小等優(yōu)點。由于SOI結(jié)構(gòu)有效地克服了體硅材料的不足,充分發(fā)揮了硅集成技術(shù)的潛力,SOI技術(shù)將成為21世紀(jì)硅集成技術(shù)的主流技術(shù)。SOI器件是為適應(yīng)航空航天電子、導(dǎo)彈等武器系統(tǒng)的控制和衛(wèi)星電子系統(tǒng)等的需求而發(fā)展起來的。空間系統(tǒng)最主要的要求是在惡劣環(huán)境下,特別是在宇宙射線、核爆炸等的核輻射環(huán)境下能正常工作。SOI器件的抗輻照性能特別優(yōu)良。正是這些優(yōu)越的性能使SOI器件成為高可靠微電子的核心器件,它已廣泛應(yīng)用于國民經(jīng)濟和國防建設(shè)的各個領(lǐng)域。2不同的soi設(shè)備和主要特點2.1薄膜全耗型fd通常根據(jù)在絕緣體上的硅膜厚度將SOI分成薄膜全耗盡FD(FullyDepleted)結(jié)構(gòu)和厚膜部分耗盡PD(PartiallyDepleted)結(jié)構(gòu)。由于SOI的介質(zhì)隔離,制作在厚膜SOI結(jié)構(gòu)上的器件正、背界面的耗盡層之間互相不影響,在它們中間存在一層中性體區(qū),這一中性體區(qū)的存在使得硅體處于電學(xué)浮空狀態(tài),產(chǎn)生了兩個明顯的寄生效應(yīng),一是“翹曲效應(yīng)”即Kink效應(yīng),另一個是器件源漏之間形成的基極開路NPN寄生晶體管效應(yīng)。如果將這一中性區(qū)經(jīng)過一體接觸接地,則厚膜器件工作特性便和體硅器件特性幾乎完全相同。而基于薄膜SOI結(jié)構(gòu)的器件由于硅膜的全部耗盡完全消除“翹曲效應(yīng)”,且這類器件具有低電場、高跨導(dǎo)、良好的短溝道特性和接近理想的亞閾值斜率等優(yōu)點。因此薄膜全耗盡FDSOI應(yīng)該是非常有前景的SOI結(jié)構(gòu)。由于器件采用SOI技術(shù),所以能解決在縮小器件特征尺寸中出現(xiàn)的一些問題,如淺結(jié)、軟失效和閂鎖效應(yīng)等。器件完全被介質(zhì)隔離,大大降低了寄生電容。一個環(huán)形振蕩器,15μm器件寬度的負(fù)載電容為300fF,在功耗不變的情況下,SOI器件比體硅電路的延遲減小20%~25%。全耗盡型(FD)SOIMOSFET有利于抑制短溝效應(yīng),具有很小的亞閾值斜率,更適用于低壓工作。用50nm薄膜SOI晶圓制作的0.12mmCMOS分頻器為1.2GHz,功耗為50mW,其功耗×延遲乘積比ECL和GaAsHBT還小。2.2采用小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、小體積、可實現(xiàn)10倍的生長IBM微電子公司采用SOI技術(shù)推出雙極器件。它的特點是晶體管接通和判斷電源能力可提高1倍,并具有體積小、速度快等優(yōu)點。它可有效地用于0.7V的低功耗器件中,產(chǎn)品目前已商品化。2.3缺陷溝道ubt器件局部場氧化優(yōu)化設(shè)計對于納米尺寸的SOI器件必須采用超薄體(UTB)結(jié)構(gòu)。若按常規(guī)工藝實現(xiàn)UTB器件,源/漏區(qū)也需相應(yīng)減薄,這將導(dǎo)致源/漏串聯(lián)電阻增大,最終使器件性能退化。凹陷溝道UTB器件利用局部場氧化的方法在溝道區(qū)形成凹陷的氧化層,然后再刻蝕掉該氧化層,形成凹陷的溝道區(qū)和源/漏延伸區(qū),外部較深的源/漏區(qū)可減小串聯(lián)電阻。40nm柵長的NMOSFET溝道區(qū)硅膜厚度4nm,柵氧化層厚度4.7nm,W=5μm,在Vg=1V、Vd=1V下最大電流達(dá)520μA,亞閾值斜率為75mV/decade,而135nm的器件短溝效應(yīng)引起的閾值下降只有0.07V。2.4雙柵/多柵小柵結(jié)構(gòu)根據(jù)未來SG全耗盡SOI(FD/SOI)器件按比例縮小會出現(xiàn)的一些難題,人們很快把注意力轉(zhuǎn)向45nm技術(shù)節(jié)點(Lg<20nm)雙柵和多柵FD/SOI器件的研發(fā)工作。在這節(jié)點下,SOI的厚度應(yīng)是0.7~1×Lg,與SGFD/SOI相比較,后者的SOI厚度是0.2~0.3×Lg,這將有利于SOI晶圓片生產(chǎn)。另外,雙柵和多柵的SCE也比較好控制,驅(qū)動電流也比較大。雙柵/多柵結(jié)構(gòu)是在SOICMOS基礎(chǔ)上發(fā)展起來的,其溝道是一層很薄的硅膜,兩個/多個柵是電連接的,同時起調(diào)整溝道作用。由于增加了一個/多個柵極,有效地限制漏端電場的影響,從而有效地抑制了短溝道效應(yīng)。雙柵/多柵MOSFET的閾值隨漏壓、柵長的變化要比一個具有相同溝道長度的單柵結(jié)構(gòu)小得多。當(dāng)硅膜厚度相同時,雙柵SOIMOSFET溝道長度比單柵SOIMOSFET縮短2~3倍。2.5制作:金融工具設(shè)計位于德國的X-FAB半導(dǎo)體公司開發(fā)成功一種新的混合信號SOI工藝,它適用于制作高壓、高溫SOI器件。該SOI工藝采用介質(zhì)隔離、雙阱結(jié)構(gòu)、三層金屬和單層多晶布線,器件特征尺寸為1.0μm。用該SOI工藝制作的SOI器件可在225℃溫度下工作。該工藝包括13次光刻,根據(jù)需要可選擇增加一層高阻多晶層,該多晶層可制備線性電容。該公司在Cadence公司的AffrmaSpectre混合信號產(chǎn)品設(shè)計環(huán)境的基礎(chǔ)上,專門開發(fā)出設(shè)計工具包。該工具包包括工藝規(guī)范、設(shè)計規(guī)則、標(biāo)準(zhǔn)單元庫和制作30V/60V/90V晶體管的實施范例。該公司可提供SOI工藝和設(shè)計工具包。3器件表面磺化在體硅和SOI結(jié)構(gòu)上制作CMOS電路的工藝技術(shù)是非常相似的,但從典型的CMOS反相器在體硅和SOI上的橫截面對比可以看出體硅CMOS的工藝比SOICMOS要復(fù)雜得多:如外延襯底和雙阱工藝。另外,在SOI技術(shù)中由于在頂層硅膜下埋氧化層的存在,使得實現(xiàn)有源器件之間的隔離要比體硅簡單得多。SOI技術(shù)中的主要隔離技術(shù)是采用溝槽隔離(Trenchisolation)和Mesa隔離,這兩種隔離技術(shù)實現(xiàn)簡單,且可以消除體硅LOCOS隔離所引入的一些寄生效應(yīng),從而減小器件的泄漏電流。有別于體硅工藝,SOI工藝需重點開發(fā)的內(nèi)容有:(1)最佳設(shè)計規(guī)則的確定SOI電路由于避免了體硅的許多缺點,如閂鎖效應(yīng)等大部分寄生效應(yīng),設(shè)計規(guī)則可以比體硅更小,因此需要重新研究SOI電路設(shè)計規(guī)則,通過工藝實驗確定最佳的設(shè)計規(guī)則。對于設(shè)計SOI電路來說,SOI器件模型參數(shù)是電路模擬必不可少的,模擬在PCM版圖設(shè)計的時候就把提取模型參數(shù)的晶體管設(shè)計好,待工藝開發(fā)成熟后,提取出SOI器件模型參數(shù)。(2)pcm添加量設(shè)計在PCM設(shè)計中,要考慮設(shè)計足夠的結(jié)構(gòu)來考察SOI器件,協(xié)助工藝開發(fā),如:要求更好地了解器件的亞閾值特性、熱載流子特性以及工藝可靠性方面的內(nèi)容。PCM版圖設(shè)計內(nèi)容包括:大量不同寬長比的NMOS、PMOS管、N高壓管、P高壓管;不同結(jié)構(gòu)和大小的場管(金屬場管、多晶場管);不同結(jié)構(gòu)和大小的電容;不同結(jié)構(gòu)的電阻(范德堡結(jié)構(gòu)、開爾文結(jié)構(gòu)、孔鏈……);二極管測試圖形、不同的互聯(lián)結(jié)構(gòu);管子的高頻結(jié)構(gòu)、振蕩環(huán);工藝監(jiān)控和yield監(jiān)控。(3)soi單級工藝開發(fā)和工藝設(shè)計研究SOI單項工藝,特別是硅島刻蝕工藝。進行工藝流程開發(fā),并在工藝流片中優(yōu)化工藝流程。(4)薄膜全耗耗器件研究薄膜SOI、厚膜SOI的結(jié)構(gòu)及電學(xué)特性,以及在不同工作環(huán)境下的表現(xiàn)。背界面不處于積累狀態(tài)的薄膜全耗盡器件表現(xiàn)出最適于ULSI應(yīng)用的電學(xué)特性。硅膜比較厚的部分耗盡器件仍被普遍應(yīng)用的原因是由于其具有一個重要特性,它可以工作在惡劣環(huán)境下仍保持其良好的特性。因此對上述情況進行研究,選擇出最好的方案。(5)工藝條件的確定研究SOI電路在航天、核環(huán)境、高溫工作條件下的抗總劑量輻射,抗瞬時劑量率輻射的能力。研究工藝條件對電路及核加固性能的影響,尋找最佳工藝條件。研究在不同輻照條件下MOSFET閾值電壓和漏電流的影響。4特征尺寸的縮小隨著體硅CMOS技術(shù)的發(fā)展,器件的特征尺寸的持續(xù)縮小面臨著巨大的挑戰(zhàn),即持續(xù)的特征尺寸的縮小會導(dǎo)致寄生電容的增加、短溝效應(yīng)的惡化、熱載流子的退變等。而SOI技術(shù)由于它特殊的結(jié)構(gòu)使得它具有了較高的跨導(dǎo)、較為陡直的亞閾值斜率、降低了寄生電容、減弱了短溝效應(yīng),這些特點為SOI作為CMOSLSI的主流技術(shù)奠定了基礎(chǔ)。4.1薄膜抗輻照技術(shù)空間中存在各種各樣的輻射源,當(dāng)載能粒子(如α粒子或重粒子宇宙射線)穿越IC時,會產(chǎn)生電子-空穴對。電子或空穴如果被器件收集,將導(dǎo)致器件失效。在航空航天電子、衛(wèi)星電子系統(tǒng)、導(dǎo)彈等武器系統(tǒng)等輻照環(huán)境下工作的電路應(yīng)用中,輻照加固是一個關(guān)鍵問題。當(dāng)前,SOI電路和器件的一個主要應(yīng)用是空間電子領(lǐng)域,這主要歸功于埋氧的存在使得SOI技術(shù)具有了抗瞬時輻射效應(yīng)的能力。目前SIMOX存儲器電路具有SEU失效率為10-10/位·天,并且在1011rad(si)/s的劑量率輻照下仍然能保持電路功能。這些數(shù)字表明,與體硅電路相比,SOI電路的抗輻照強度提高了100倍。Thomson-CSF公司針對軍事與空間抗輻照應(yīng)用,開發(fā)了商品化的薄膜CMOS/SOI電路與厚膜CMOS/SOI電路,包括SRAM、A/D轉(zhuǎn)換器等。Honeywell公司商品化的HX6156系列產(chǎn)品主要用于航空航天及軍工電子領(lǐng)域,其抗輻照總劑量水平達(dá)到1×106rad(SiO2),抗劑量效率水平達(dá)到1×1011rad(Si)/s,在3.3V工作電壓下,其功耗為0.14mW/Gate/MHz;當(dāng)電壓為2.5V時,其功耗為0.08mW/Gate/MHz。在處理器方面,Harris公司為美國政府提供的RH3000系列32位抗輻照產(chǎn)品及標(biāo)準(zhǔn)的航空器用計算機(SSC)可以說是其中的典型代表。它應(yīng)用SOI技術(shù),其抗輻照水平達(dá)到1Mrad,其所有的功能都集成在兩片芯片上,性能穩(wěn)定可靠。在軌道上運行時,第二代SSC壽命可達(dá)到10年以上。4.2高溫下soi器件的應(yīng)用航天系統(tǒng)各部分對溫度的要求不盡相同,但它們普遍要求器件和電路能工作在200℃~300℃的高溫環(huán)境中。由于常規(guī)的體硅集成電路不能在200℃以上的環(huán)境中工作,所以只能將在高溫環(huán)境中工作的傳感器的信號通過導(dǎo)線傳輸?shù)竭h(yuǎn)處的處理器,或采用復(fù)雜的冷卻系統(tǒng)使設(shè)備上的處理工作在適當(dāng)?shù)臏囟认?。前者增加了?dǎo)線長度和接頭的數(shù)量,導(dǎo)致了可靠性的下降和電磁干擾噪聲的增加;而后者增加了系統(tǒng)的復(fù)雜程度、功耗、重量。兩都降低系統(tǒng)的效率,增加了成本。而利用SOI技術(shù)制造的耐高溫電路可以和傳感器放在一起,甚至集成到同一襯底上,工作在高溫環(huán)境中,提高了測量的準(zhǔn)確性、靈敏度和反應(yīng)的速度,彌補了普通體硅集成電路的缺陷,簡化了系統(tǒng)的設(shè)計,提高了設(shè)備的性能。在高溫環(huán)境下,SOI器件能明顯優(yōu)于體硅器件。這是由于高溫下的SOI器件與體硅器件相比,由于SOI器件的源和漏結(jié)面積減小使得泄漏電流降低很多。在SOI器件中,由于不存在隔離阱P-N結(jié),使得高溫時的泄漏電流和功耗降低得更多。目前,各公司開發(fā)的高溫SOI電路一般可工作在250℃~300℃。其中,德國IMS及ELMOSGmbH開發(fā)的高溫下油井、汽車、化工等應(yīng)用的SOI電路,包括CMOS/SOI-A/D轉(zhuǎn)換器和SMART傳感器,可在高達(dá)300℃的高溫下正常工作。另外,Honeywell公司利用HTMOSM工藝開發(fā)的12位A/D轉(zhuǎn)換器可在-55℃~+225℃溫度范圍內(nèi)工作,理想狀況下可達(dá)300℃。UCL(UniversiteCatholique-Louvain)研制的運算放大器和磁傳感器工作溫度可達(dá)400℃。4.3抗輻照、手術(shù)人造地球衛(wèi)星、太空探測器等航天設(shè)備利用太陽能或蓄電池等作為能源;另外,它還需要向地面?zhèn)魉托盘?其射頻電路工作頻率一般幾個GHz。如:中衛(wèi)一號衛(wèi)星C頻段接受頻率為5925MHz~6425MHz,發(fā)射頻率為3700MHz~4200MHz;KU頻段接受頻率為14000MHz~14500MHz,發(fā)射頻率為12250MHz~12750MHz。這就需要其電路具有高速、低壓、低功耗等特點。但是,體硅CMOS電路的工作頻率一般只有幾百MHz,并且其功耗太大,也不能滿足節(jié)約能源的要求。各種抗輻照、耐高溫SOI電路的低壓、低功耗、高速度特性優(yōu)于體硅電路。近幾年來,在筆記本電腦、移動電話等便攜式系統(tǒng)及微小衛(wèi)星飛速發(fā)展的催動下,低壓、低功耗電路正成為集成電路發(fā)展的主要方向。在降低電路的電壓、功耗方面,體硅電路受到一定的限制,如筆記本電腦微處理器,其功耗應(yīng)低于100mW,而之前微處理器的功耗在10W左右。為了使功耗降低兩個數(shù)量級,僅靠電路設(shè)計是達(dá)不到的。SOI是解決便攜式系統(tǒng)“功耗危機”的一種關(guān)鍵技術(shù)。在同樣電路速度下,SOI技術(shù)可節(jié)約功耗35%~70%。IBM以SOI技術(shù)成功地研制出高速、高可靠性能的微電子主流產(chǎn)品微處理器。在功耗不變的前提下,其速度提高25%~30%。SOI技術(shù)在射頻電路方面也具有廣闊的發(fā)展前景,采用漏和源區(qū)硅化物工藝,全耗盡MOS晶體管的特征頻率和截止頻率分別可以達(dá)到45GHz和60GHz。4.4soimos電路由于SOICMOS電路結(jié)面積小、寄生電容低,具有比體硅更高的工作頻率,在同樣的條件下SOI電路比體硅頻率高得多,已經(jīng)證明0.5μm設(shè)計規(guī)劃的SOICMOS電路速度與0.35μm體硅電路相當(dāng)。由于SOICMOS具有更小的襯偏效應(yīng),比體硅更適于低電壓工作。0.1μm~0.15μm溝長SOIMOS電路,采用全耗盡結(jié)構(gòu)、超薄硅膜和埋氧層,其熱電子效應(yīng)和短溝效應(yīng)都顯著優(yōu)于體硅,最近已發(fā)表的高速SOI電路證明了這一點,如表1所示。表1中的分頻器如用體硅材料,其速度降低1倍,功耗增大1倍。因此,SOICMOS電路是解決下一代多媒體計算機系統(tǒng)所需要的低功耗、高速、低成本ULSI的一個好的途徑。4.5用薄硅膜soi制造nd-pn用SOI襯底可以制造不同類型超高速雙極晶體管。在純雙極電路(如ECL)中,用厚硅膜SOI工藝制造垂直雙極晶體管,具有收集結(jié)-襯底電容小,全介質(zhì)隔離等優(yōu)點,可提高速度,降低對α粒子的敏感度。在BICMOS電路中,用薄硅膜SOI工藝,制造側(cè)向雙極晶體管,性能優(yōu)秀而工藝比體硅簡單得多。例如,C-BICMOS電路包括CMOS、側(cè)向NPN、PNP管,僅用10張掩膜,而同樣體硅電路需更多張掩膜。在SOI襯底上,用同樣的CMOS工藝可制造新型混合雙極-MOS晶體管,其發(fā)射極電流增益達(dá)到10000(L=0.3μm),在Vg<1V時性能優(yōu)于MOS晶體管,在同樣電壓下輸出電流比MOS器件大2.5倍,表2列出已發(fā)表的垂直、側(cè)向雙極晶體管和混合雙極-MOS晶體管性能。4.6頻雙調(diào)制預(yù)定標(biāo)器以電池為電源的微波裝備,如蜂窩雷達(dá)要求很低功耗的微波器件。用0.4μmSOICMOS研制的128/129分頻雙調(diào)制預(yù)定標(biāo)器在2V電源下以2GHz工作,功耗為7.2mW。如果提高SOI硅襯底電阻率(5000Ω·cm~10000Ω·cm),其N溝和P溝MOSFET截止頻率可分別達(dá)到32GHz和20GHz,實現(xiàn)用硅單片SOI電路替代GaAs微波混合電路,而且可把高速RF和數(shù)字電路集成在SOI同一襯底上,具有低成本和高成品率的特點。4.7soi集成環(huán)境利用SOI全介質(zhì)隔離特點制造的高電壓器件,可避免體硅使用的復(fù)雜的結(jié)隔離工藝。此外功率器件能與CMOS邏輯電路集成在同一襯底上,容易得到智能功率器件,通常用5μm~20μm厚硅膜SIMOX或BESOI制造高壓或功率器件。SOI全介質(zhì)隔離可靈活地把不同類型器件集成在一起,例如CMOS+NPN+VDMOS,CMOS+NPN+PNP+VDMOS,CMOS+HVDMOS。表3列出已發(fā)表的SOI高電壓和智能功率器件結(jié)構(gòu)和性能。4.8表面導(dǎo)電元件襯底粘連的選擇SOI襯底適于壓力傳感器或懸臂式加速表,機械性能好,性能穩(wěn)定