第5篇 數(shù)據(jù)域測(cè)試

3-6:用示波器觀測(cè)正弦波時(shí)，熒光屏上得到如圖所示波形，試分析示波器哪個(gè)部分工作不正常?(1)為掃描鋸齒波線性度不好；

(2)Y放大器引入失真，出現(xiàn)削頂，產(chǎn)生截止失真；

(3)有掃描回線，增輝電路工作不正常。

西南民族大學(xué)《電子測(cè)量原理》課件第五篇數(shù)據(jù)域測(cè)試第九章邏輯分析儀組成和基本原理

邏輯分析儀的特點(diǎn)與分類

邏輯分析儀的基本組成原理

邏輯分析儀的觸發(fā)方式

邏輯分析儀的顯示方式

邏輯分析儀的主要技術(shù)指標(biāo)與發(fā)展趨勢(shì)

邏輯分析儀的應(yīng)用一、邏輯分析儀的特點(diǎn)與分類1.邏輯分析儀的特點(diǎn):輸入通道多

數(shù)據(jù)捕獲能力強(qiáng),具有多種靈活的觸發(fā)方式較大的存儲(chǔ)深度,可以觀察單次或非周期信號(hào)

顯示方式豐富能夠檢測(cè)毛刺切記2.邏輯分析儀的分類:按工作特點(diǎn)分類:(1)邏輯狀態(tài)分析儀

(2)邏輯定時(shí)分析儀按結(jié)構(gòu)特點(diǎn)分類:(1)臺(tái)式邏輯分析儀

(2)便攜式邏輯分析儀

(3)外接式邏輯分析儀

(4)卡式邏輯分析儀臺(tái)式邏輯分析儀便攜式邏輯分析儀卡式邏輯分析儀?外接式邏輯分析儀二、邏輯分析儀的組成原理邏輯分析儀的組成結(jié)構(gòu)如圖所示，它主要包括數(shù)據(jù)捕獲和數(shù)據(jù)顯示兩大部分。信號(hào)輸入信號(hào)外時(shí)鐘采樣數(shù)據(jù)存儲(chǔ)時(shí)鐘選擇內(nèi)時(shí)鐘觸發(fā)產(chǎn)生顯示控制CRT數(shù)據(jù)捕獲數(shù)據(jù)顯示邏輯分析儀原理結(jié)構(gòu)門限電平設(shè)定三、邏輯分析儀的觸發(fā)原理數(shù)據(jù)流：邏輯分析儀對(duì)被測(cè)信號(hào)連續(xù)采樣獲得的一系列數(shù)據(jù)。通道1通道8100….1100….1000….1000….0采樣時(shí)鐘000….0000….0100….0100….1100….0100….0采樣數(shù)據(jù)數(shù)據(jù)流觸發(fā)的含義：由一個(gè)事件來控制數(shù)據(jù)獲取，即選擇觀察窗口的位置。跟蹤：采集并顯示數(shù)據(jù)的一次過程稱為一次跟蹤觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤開始觀察窗口寬度：邏輯分析儀存儲(chǔ)深度基本的觸發(fā)跟蹤方式：觸發(fā)起始跟蹤觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤開始觸發(fā)起始跟蹤方式圖觸發(fā)終止跟蹤觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤結(jié)束觸發(fā)終止跟蹤方式組合觸發(fā)：多通道信號(hào)的組合作為觸發(fā)條件，即數(shù)據(jù)字觸發(fā)。每個(gè)通道的觸發(fā)條件可為：“1”“0”“x”如：8個(gè)通道的組合觸發(fā)條件設(shè)為：“011010X1”

則：該8個(gè)通道中出現(xiàn)數(shù)據(jù)：

01101001或01101011時(shí)均觸發(fā)邏輯分析儀的觸發(fā)方式1——組合觸發(fā)在數(shù)據(jù)流中搜索到觸發(fā)字時(shí)，并不立即跟蹤，而是延遲一定數(shù)量的數(shù)據(jù)后才開始或停止存儲(chǔ)數(shù)據(jù)，它可以改變觸發(fā)字與數(shù)據(jù)窗口的相對(duì)位置。觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤開始延遲數(shù)(a)觸發(fā)開始跟蹤加延遲邏輯分析儀的觸發(fā)方式2——延遲觸發(fā)跟蹤結(jié)束數(shù)據(jù)流數(shù)據(jù)窗口觸發(fā)字延遲數(shù)(b)觸發(fā)終止跟蹤加延遲邏輯分析儀的觸發(fā)方式3——序列觸發(fā)多個(gè)觸發(fā)字的序列作為觸發(fā)條件，當(dāng)數(shù)據(jù)流中按順序出現(xiàn)各個(gè)觸發(fā)字時(shí)才觸發(fā)。導(dǎo)引條件使能第二級(jí)觸發(fā)第二級(jí)觸發(fā)字無(wú)效第二級(jí)觸發(fā)字有效第一級(jí)觸發(fā)B(導(dǎo)引條件)子程序C(觸發(fā)條件)主程序兩級(jí)序列觸發(fā)工作原理4．手動(dòng)觸發(fā)（隨機(jī)觸發(fā)）無(wú)條件的人工強(qiáng)制觸發(fā)，因此觀察窗口在數(shù)據(jù)流中的位置是隨機(jī)的。5．限定觸發(fā)與門限定條件觸發(fā)識(shí)別數(shù)據(jù)流觸發(fā)信號(hào)限定條件觸發(fā)產(chǎn)生原理四、邏輯分析儀的顯示方式1．波形顯示：每個(gè)通道的信號(hào)用一個(gè)偽方波顯示，多個(gè)通道同時(shí)顯示。2．?dāng)?shù)據(jù)列表顯示將每個(gè)通道采集到的值組合成數(shù)據(jù)，按采樣順序顯示。3．反匯編顯示將數(shù)據(jù)流按照被測(cè)CPU指令系統(tǒng)反匯編后顯示。4．圖解顯示將屏幕X，Y方向分別作為時(shí)間軸和數(shù)據(jù)軸進(jìn)行顯示的一種方式。五、邏輯分析儀的技術(shù)指標(biāo)及發(fā)展趨勢(shì)1．主要技術(shù)指標(biāo)①定時(shí)分析最大速率。②狀態(tài)分析最大速率。③通道數(shù)。④存儲(chǔ)深度。⑤觸發(fā)方式。⑥輸入信號(hào)最小幅度。⑦輸入門限變化范圍。⑧毛刺捕捉能力。2．發(fā)展趨勢(shì)分析速率、通道數(shù)、存儲(chǔ)深度等技術(shù)指標(biāo)也在不斷提高功能不斷加強(qiáng)。與時(shí)域測(cè)試儀器示波器的結(jié)合，提高混合信號(hào)分析能力向邏輯分析系統(tǒng)（LogicAnalyzeSystem）方向發(fā)展。六、邏輯分析儀的應(yīng)用1．硬件測(cè)試及故障診斷激勵(lì)信號(hào)被測(cè)電路邏輯分析儀1．硬件測(cè)試及故障診斷數(shù)據(jù)發(fā)生器ROM邏輯分析儀頻率計(jì)地址數(shù)據(jù)外時(shí)鐘ROM指標(biāo)參數(shù)測(cè)試?yán)篟OM的指標(biāo)測(cè)試?yán)好绦盘?hào)的測(cè)試分頻電路74LS138ABCG/G2A/G2B邏輯分析儀（a）譯碼電路的測(cè)試（b）譯碼電路輸出定時(shí)邏輯定時(shí)分析儀測(cè)試譯碼電路及其毛刺/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y72．軟件測(cè)試與分析邏輯分析儀也可用于軟件的跟蹤調(diào)試，發(fā)現(xiàn)軟硬件故障，而且通過對(duì)軟件各模塊的監(jiān)測(cè)與效率分析還有助與軟件的改進(jìn)。03CF042D03F2通路A通路B分支程序的跟蹤測(cè)試通路B觸發(fā)條件（03F2）通路A導(dǎo)引條件（042D）例：分支程序的跟蹤《電子測(cè)量原理》課件項(xiàng)目詳解：便攜式邏輯分析儀

一、技術(shù)指標(biāo)介紹

二、總體結(jié)構(gòu)

三、數(shù)據(jù)捕獲原理

四、系統(tǒng)接口

五、虛擬操作面板《電子測(cè)量原理》課件什么是邏輯狀態(tài)分析儀？

什么又是邏輯定時(shí)分析儀？

邏輯分析儀可分為：

邏輯狀態(tài)分析儀（LogicStateAnalyzer）和邏輯定時(shí)分析儀（LogicTimingAnalyzer）。邏輯狀態(tài)分析儀：

工作在同步方式下，同步采樣用被測(cè)電路的時(shí)鐘或信號(hào)作為邏輯分析儀的時(shí)鐘進(jìn)行采樣。這個(gè)時(shí)鐘對(duì)邏輯分析儀來說是外時(shí)鐘。

同步采樣用來實(shí)現(xiàn)對(duì)被測(cè)系統(tǒng)工作狀態(tài)的分析，能保證邏輯分析儀按被測(cè)系統(tǒng)的節(jié)拍工作，狀態(tài)分析的測(cè)試結(jié)果常以十六進(jìn)制或二進(jìn)制數(shù)表示。邏輯定時(shí)分析儀：

邏輯定時(shí)分析儀工作在異步方式下，采樣時(shí)鐘由邏輯分析儀內(nèi)部提供，這個(gè)時(shí)鐘也稱為內(nèi)時(shí)鐘。

異步采樣用來分析被測(cè)系統(tǒng)若干相關(guān)總線上邏輯波形的時(shí)序關(guān)系。為了提高測(cè)量精度和分辨力，通常要求定時(shí)分析的采樣時(shí)鐘頻率相當(dāng)于最窄觀察脈沖對(duì)應(yīng)頻率的5－10倍。項(xiàng)目詳解：便攜式邏輯分析儀

一、技術(shù)指標(biāo)介紹

二、總體結(jié)構(gòu)

三、數(shù)據(jù)捕獲原理

四、系統(tǒng)接口

五、虛擬操作面板項(xiàng)目詳解：便攜式邏輯分析儀

一、技術(shù)指標(biāo)介紹

二、總體結(jié)構(gòu)

三、數(shù)據(jù)捕獲原理

四、系統(tǒng)接口

五、虛擬操作面板基于USB的外掛式高速虛擬邏輯分析儀總體結(jié)構(gòu)框圖1.邏輯分析儀工作原理數(shù)據(jù)采集與控制模塊及FIFO在一片F(xiàn)PGA（FieldProgrammableGateArray）芯片中實(shí)現(xiàn)。

前向通道捕獲從探頭傳來的被測(cè)信號(hào)，數(shù)據(jù)采集與控制模塊處理并控制數(shù)據(jù)存儲(chǔ)，USB接口芯片從存儲(chǔ)器中把數(shù)據(jù)讀到PC中顯示。為什么要使用FPGA呢?

數(shù)據(jù)采集與控制模塊主要包含采樣鎖存電路、時(shí)鐘產(chǎn)生電路、毛刺檢測(cè)電路、觸發(fā)識(shí)別與控制電路、存儲(chǔ)器讀寫控制等。數(shù)據(jù)采集與控制模塊電路復(fù)雜，工作頻率高，對(duì)時(shí)序要求嚴(yán)格，在研制和調(diào)試過程中需要做許多改動(dòng)。顯然，使用分離的專用邏輯器件不能很好滿足實(shí)際需要，為了保證系統(tǒng)正常穩(wěn)定工作，我們采用了FPGA芯片來實(shí)現(xiàn)。

2、關(guān)鍵技術(shù)方案的確定:所謂高速，假設(shè)要求定時(shí)采樣率最高500MHz，如果現(xiàn)有FPGA的處理速度達(dá)不到那么高，所以需要采取措施降低系統(tǒng)的工作頻率。有兩種方案可以實(shí)現(xiàn)這個(gè)目的：（1）采用時(shí)鐘移相的辦法：（2）采用串并轉(zhuǎn)換技術(shù)：（1）采用時(shí)鐘移相的辦法：通過移相把一路低速時(shí)鐘變成相位差相等的多路時(shí)鐘，用這組時(shí)鐘去采樣數(shù)據(jù)并分別存儲(chǔ)，然后應(yīng)用軟件把幾組數(shù)據(jù)按順序排列，實(shí)現(xiàn)高速采樣的目的。例如：把一路125MHz的時(shí)鐘變?yōu)樗穆废嗖?0°的時(shí)鐘，分別采樣存儲(chǔ)，就可以組成相當(dāng)于500MHz采樣率的數(shù)據(jù)流。1s4s（2）采用串并轉(zhuǎn)換技術(shù)：把高速的串行輸入數(shù)據(jù)以低速的并行方式輸出，可以用低速時(shí)鐘去處理并行輸出數(shù)據(jù)，達(dá)到降低后續(xù)數(shù)據(jù)處理工作頻率的目的。方案分析結(jié)論：考慮到器件的傳輸延遲以及FPGA布局布線的不可預(yù)測(cè)性，采用移相的方法調(diào)試難度很大。以相差90°的四路125MHz時(shí)鐘為例，相鄰兩路的相位時(shí)間差只有2ns，還要考慮時(shí)鐘抖動(dòng)、偏斜等，設(shè)計(jì)效果難以保證。而串并轉(zhuǎn)換技術(shù)可以提供更加穩(wěn)定和可靠的性能，所以本設(shè)計(jì)采取串并轉(zhuǎn)換的辦法。串并轉(zhuǎn)換有兩種方法：一種是用專用的串入并出移位寄存器芯片和FPGA結(jié)合，可以采用的移位寄存器有SY100S341等。移位寄存器并行輸出的數(shù)據(jù)在FPGA中以低速時(shí)鐘處理；另一種是采用有內(nèi)嵌串行接收器的FPGA，直接在FPGA內(nèi)部實(shí)現(xiàn)串并轉(zhuǎn)換。在第一種方法中，需要給移位寄存器提供500MHz的時(shí)鐘，這提高了對(duì)硬件電路和PCB布板要求，而且對(duì)移位寄存器并行輸出的采樣時(shí)序要求也比較嚴(yán)格。而在FPGA中用內(nèi)嵌的串行接收器實(shí)現(xiàn)串并轉(zhuǎn)換則不需過多考慮這些問題，因?yàn)榇⑥D(zhuǎn)換、時(shí)鐘倍頻、并行輸出數(shù)據(jù)鎖存等全部在一個(gè)內(nèi)嵌串行接收器中實(shí)現(xiàn)，減少了調(diào)試工作量、增加了系統(tǒng)穩(wěn)定性.數(shù)據(jù)采集與控制模塊原理項(xiàng)目詳解：便攜式邏輯分析儀

一、技術(shù)指標(biāo)介紹

二、總體結(jié)構(gòu)

三、數(shù)據(jù)捕獲原理

四、系統(tǒng)接口

五、虛擬操作面板三、數(shù)據(jù)捕獲原理1、前向通道設(shè)計(jì)2、數(shù)據(jù)采樣3、毛刺檢測(cè)4、觸發(fā)識(shí)別5、數(shù)據(jù)存儲(chǔ)控制

1、前向通道的設(shè)計(jì)前向通道捕獲探頭電纜傳來的被測(cè)信號(hào)，并把它轉(zhuǎn)成二進(jìn)制形式送到后級(jí)處理。前向通道原理如下圖，它由衰減網(wǎng)絡(luò)、阻抗變換、電平比較、電平轉(zhuǎn)換等部分組成。（1）衰減網(wǎng)絡(luò)、阻抗轉(zhuǎn)換電路：

擴(kuò)大了被測(cè)電平范圍，減少了加在被測(cè)電路上的容性負(fù)載，提高了通道的輸入阻抗，減小被測(cè)信號(hào)失真。（2）電平轉(zhuǎn)換：采用比較器對(duì)被采集信號(hào)與預(yù)定的門限電壓進(jìn)行比較，把被采集信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)，以便于接下來的數(shù)據(jù)的處理。

電平比較的電路框圖為什么要使用差分方式傳輸?差分電平信號(hào)兩者產(chǎn)生的電磁場(chǎng)相互抵消，向外輻射的電磁波更少，也就減少了EMI。同樣也減少了對(duì)參考平面的依賴，能夠抵消共模噪聲的干擾，提高了通道的抗干擾性能，且差分信號(hào)擺幅很小，大大提高了傳輸速率。電平比較的電路框圖門限電路:主要由D/A轉(zhuǎn)換器、參考電壓、電壓調(diào)整電路等組成。參考電壓DAC光耦DACADACBDACCDACD門限輸出控制時(shí)序原理：A1A0指定通道、D0-D7設(shè)定比較電壓值數(shù)據(jù)在CLK下降沿輸入D/A寄存器，先輸入通道選擇位A1A0.接著是電壓范圍選擇位RNG，‘1’表示電壓范圍是2倍參考電壓，‘0’表示電壓范圍是1倍參考電壓。然后就是8位有效數(shù)據(jù)，高位在前。數(shù)據(jù)寫完后，LOAD拉低，此時(shí)所選擇通道的模擬輸出電壓更新。三、數(shù)據(jù)捕獲原理1、前向通道設(shè)計(jì)2、數(shù)據(jù)采樣3、毛刺檢測(cè)4、觸發(fā)識(shí)別5、數(shù)據(jù)存儲(chǔ)控制

2、數(shù)據(jù)采樣

定時(shí)分析工作原理：數(shù)據(jù)串行輸入一個(gè)工作在高倍時(shí)鐘（串行時(shí)鐘）的串入并出移位寄存器，等寄存器存滿一次后，用低速時(shí)鐘（并行時(shí)鐘）去采樣鎖存移位寄存器的并行輸出。這樣我們就可以用低速時(shí)鐘去處理采樣到的數(shù)據(jù)。西南民族大學(xué)舉例說明：若串行采樣時(shí)鐘為500MHz，則并行時(shí)鐘為62.5MHz。8路并行數(shù)據(jù)分別送到8組存儲(chǔ)電路，在并行時(shí)鐘的驅(qū)動(dòng)下同步存儲(chǔ)，應(yīng)用軟件從存儲(chǔ)器中讀取有效數(shù)據(jù)并用插值的方法，按順序組合起來，便實(shí)現(xiàn)500MHz的數(shù)據(jù)采樣率。2、數(shù)據(jù)采樣（續(xù)）

狀態(tài)分析工作原理：狀態(tài)分析的輸入數(shù)據(jù)與采樣時(shí)鐘是同步的，進(jìn)入數(shù)據(jù)采集模塊的數(shù)據(jù)和同步時(shí)鐘之間的關(guān)系必須滿足建立保持時(shí)間。但是