FPGA設(shè)計(jì)與VHDL實(shí)現(xiàn) 課件 ch03 Quartus Prime使用指南

FPGA設(shè)計(jì)與VHDL實(shí)現(xiàn)QuartusPrime使用指南第三章英特爾FPGA中國(guó)創(chuàng)新中心系列叢書普通高等教育”十三五”規(guī)劃教材01QuartusPrime原理圖設(shè)計(jì)QuartusPrime原理圖設(shè)計(jì)半加器原理圖設(shè)計(jì)輸入1.輸入源設(shè)計(jì)文件選擇菜單File--New,在彈出的New對(duì)話框中選擇源文件的類型，本例選擇BlockDiagram/SchematicFile類型。在原理圖中調(diào)入與門(and2)、異或門(xor)、輸入引腳(input)、輸出引腳(output)等元件，并將這些元件連線，最終構(gòu)成半加器電路。1QuartusPrime原理圖設(shè)計(jì)半加器原理圖設(shè)計(jì)輸入2.創(chuàng)建工程每個(gè)設(shè)計(jì)都是一項(xiàng)工程(Project),所以還必須創(chuàng)建工程。這里利用NewProjectWizard建立工程，在此過(guò)程中要設(shè)定工程名、目標(biāo)器件、選用的綜合器和仿真器等。1QuartusPrime原理圖設(shè)計(jì)1位全加器設(shè)計(jì)輸入1.將半加器創(chuàng)建成一個(gè)元件符號(hào)選擇菜單File-Create/Update-CreateSymbolFilesforCurrentFile。2.全加器原理圖輸入(1)創(chuàng)建一個(gè)新的原理圖文件。(2)選擇菜單Edit-InsertSymbolC或者雙擊圖中空白處），出現(xiàn)Symbol元器件輸入對(duì)話框。(3)在原理圖中繼續(xù)調(diào)入或門(OR2),輸入引腳(INPUT)、輸出引腳(OUTPUT)等元件，將這些元件連線，構(gòu)成1位全加器。2QuartusPrime原理圖設(shè)計(jì)1位全加器的編譯完成了工程文件的創(chuàng)建和源文件的輸入，即可對(duì)設(shè)計(jì)進(jìn)行編譯。在編譯前，必須進(jìn)行必要的設(shè)置。1.編譯模式的設(shè)置可以設(shè)置編譯模式。選擇菜單Assignments-Settings,在如圖3.16所示的Settings窗口中，單擊左邊的CompilationProcessSettings項(xiàng)，在右邊出現(xiàn)的CompilationProcessSettings窗口中，選擇使能UseSmartcompilation和Preservefewernodenrunestosave小skspace等選項(xiàng)。3QuartusPrime原理圖設(shè)計(jì)1位全加器的編譯2.編譯選擇菜單Project-SetasTop-LevelEntity,將全加器fulladder.bdf設(shè)為頂層實(shí)體，對(duì)其進(jìn)行編譯。QuartusPrime編譯器是由幾個(gè)處理模塊構(gòu)成的，分別對(duì)設(shè)計(jì)文件進(jìn)行分析檢錯(cuò)、綜合、適配等，并產(chǎn)生多種輸出文件，如定時(shí)分析文件、器件編程文件、各種報(bào)告文件等。3QuartusPrime原理圖設(shè)計(jì)1位全加器的仿真1.建立QuartusPrime和Modelsim的鏈接如果是第次使用ModelSim-Altera,需建立QuartusPrime和Modelsim的鏈接。在QuartusPrime主界面執(zhí)行Tools-Options命令，彈出Options對(duì)話框，在Options頁(yè)面的Category欄中選中EDAToolOptions,在右邊的ModelSim-Altera欄中指定ModelSim-Altera10.4d的安裝路徑，本例中為C:\intelFPGA\17.0\modelsim_ase\win32aloem。4QuartusPrime原理圖設(shè)計(jì)1位全加器的仿真3.建立測(cè)試腳本(TestBench)建立測(cè)試腳本文件(TestBench),TestBench可以自己寫，也可以由QuartusPrime自動(dòng)生成，不過(guò)生成的只是模板，核心功能語(yǔ)句還需自己添加。在QuartusPrime主界面中選擇菜單Processing--+Start-+StartTestBenchTemplateWriter,會(huì)自動(dòng)生成TestBench模板文件。4QuartusPrime原理圖設(shè)計(jì)1位全加器的仿真4.為TestBench文件添加核心功能語(yǔ)句打開自動(dòng)生成的TestBench模板文件，在其中添加測(cè)試的核心功能語(yǔ)句，存盤退出。4QuartusPrime原理圖設(shè)計(jì)1位全加器的下載1.器件和引腳的鎖定2.復(fù)用引腳的設(shè)置3.未用引腳狀態(tài)的設(shè)置4.選擇配置方式和配置器件5.更多編程文件格式的生成6.重新編譯7.編程下載8.觀察下載效果5QuartusPrime原理圖設(shè)計(jì)配置數(shù)據(jù)固化與脫機(jī)運(yùn)行如果需要將配置數(shù)據(jù)固化，可以將配置數(shù)據(jù)燒寫至EPCS芯片中，可達(dá)到脫機(jī)獨(dú)立運(yùn)行的目的，仍以AIGO_C4開發(fā)板為目標(biāo)板說(shuō)明配置數(shù)據(jù)固化的步驟。I.將.sof在線配置文件轉(zhuǎn)換為燒寫配置芯片的.jic編程文件2.燒寫.jic文件602基于IP核的設(shè)計(jì)基于IP核的設(shè)計(jì)用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器QuartusPrime軟件為設(shè)計(jì)者提供了豐富的IP核，包括參數(shù)化宏功能模塊(LibraryParameterizedMegafunction,LPM)、MegaCore等，這些IP核均針對(duì)Altera的FPGA器件做了優(yōu)化，基于IP核完成設(shè)計(jì)可極大提高電路設(shè)計(jì)的效率與可靠性。1基于IP核的設(shè)計(jì)用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器選擇菜單Tools-IPCatalog,在QuartusPr皿e界面中會(huì)出現(xiàn)1P核目錄OPCatalog)窗口，自動(dòng)將目標(biāo)器件支持的IP核列出來(lái)。CycloneIVE器件支待的IP核目錄，包括基本功能類(BasicFunctions)、數(shù)字信號(hào)處理類(DSP)、接口協(xié)議類(InterfaceProtocols)等，每一類又包括若干子類。1基于IP核的設(shè)計(jì)用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器在QuartusPrime軟件中，用IP目錄(IpCatalog)和參數(shù)編輯器(ParameterEditor)代替QuartusII中的theMegaWizardPlug-InManager,用ParameterEditor可定制IP核的端口(Ports)和參數(shù)(Parameters);Qsys則用千系統(tǒng)級(jí)的IP集成，連接IP核和各子系統(tǒng)，提高FPGA設(shè)計(jì)的效率。1基于IP核的設(shè)計(jì)用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1.創(chuàng)建工程，定制LPM_COUNTER模塊參照上節(jié)的內(nèi)容，利用NewProjectWizard建立工程，本例中設(shè)立的工程名為count24。在QuartusPrime主界面的IPCatalog欄中，在BasicFunctions的Arithmetic目錄下找到LPM_COUNTER模塊，雙擊該模塊，出現(xiàn)SaveIPVariation對(duì)話框。1基于IP核的設(shè)計(jì)用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器2.編譯單擊Finish按鈕完成counter24模塊的設(shè)置后會(huì)自動(dòng)出現(xiàn)QuartusPrimeIPFiles對(duì)話框，單擊Yes按鈕選擇將生成的counter24.qip文件加入到當(dāng)前工程中。選擇菜單Project-SetasTop-LevelEntity,將counter24.qip設(shè)為頂層實(shí)體（或者將前面生成的counter24.vhd設(shè)置為頂層實(shí)體亦可），選擇菜單Processing-StartCompilation,或者單擊P按鈕，對(duì)工程進(jìn)行編譯。1基于IP核的設(shè)計(jì)用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器3.仿真參照3.1.4節(jié)的內(nèi)容用ModelSim-Altera對(duì)計(jì)數(shù)器進(jìn)行仿真，過(guò)程不再重復(fù)。在QuartusPrime主界面中選擇菜單Processing-Start-StartTestBenchTemplateWriter,自動(dòng)生成TestBench文件，在當(dāng)前工程所在的C:\VHDL\counter\simulation\modelsim目錄下打開自動(dòng)生成的TestBench文件(counter24.vht),在其中添加激勵(lì)語(yǔ)句。1基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器1.定制LPM_ROM模塊2.原理圖輸入3.mif文件的生成4.編譯5.仿真2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器1.定制LPM_ROM模塊在IPCatalog---DeviceFamily-InstalledIP-Library-BasicFunctions的OnChipMemory目錄下找到lpm_rom宏模塊，雙擊該模塊，出現(xiàn)SaveIPVariation對(duì)話框。單擊OK按鈕，啟動(dòng)MegaWizardPlug-InManager,對(duì)lpm_rom模塊進(jìn)行參數(shù)設(shè)置。2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器界面中設(shè)置芯片的系列、數(shù)據(jù)線和存儲(chǔ)單元數(shù)目（地址線寬度），本例中數(shù)據(jù)線寬度設(shè)為8bits,存儲(chǔ)單元的數(shù)目為256。在Whatshouldthememoryblocktypebe?欄中選擇以何種方式實(shí)現(xiàn)存儲(chǔ)器，由于芯片的不同，選擇也會(huì)不同，一般按照默認(rèn)選擇Auto即可。在最下面的Whatclockingmethodwouldyouliketouse?欄中選擇時(shí)鐘方式，可以使用2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器界面中設(shè)置芯片的系列、數(shù)據(jù)線和存儲(chǔ)單元數(shù)目（地址線寬度），本例中數(shù)據(jù)線寬度設(shè)為8bits,存儲(chǔ)單元的數(shù)目為256。在Whatshouldthememoryblocktypebe?欄中選擇以何種方式實(shí)現(xiàn)存儲(chǔ)器，由于芯片的不同，選擇也會(huì)不同，一般按照默認(rèn)選擇Auto即可。在最下面的Whatclockingmethodwouldyouliketouse?欄中選擇時(shí)鐘方式，可以使用2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器2.原理圖輸入選擇菜單氏le_.New,在彈出的New對(duì)話框中，選擇源文件的類型為BlockDiagram/SchematicFile,新建一個(gè)原理圖文件。在原理圖中調(diào)入剛定制好的my_rom模塊，再調(diào)入input、output等元件，連線（注意總線型連線的網(wǎng)表命名方法），完成原理圖設(shè)計(jì)，如圖3.53所示是基千LPM_ROM實(shí)現(xiàn)的4x4無(wú)符號(hào)數(shù)乘法器原理圖，將該原理圖存盤（本例為C:\VHDL\mult—rom\mult_ip.bdf)。2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器3.mif文件的生成ROM存儲(chǔ)器的內(nèi)容存儲(chǔ)在*.mif文件中，生成*.mif文件的步驟如下：在QuartusPrime軟件中，選擇菜單File-New,在New對(duì)話框中選擇MemoryFiles下的MemoryInitializationFile,單擊OK按鈕，在對(duì)話框中填寫ROM的大小為256,數(shù)據(jù)位寬取8,單擊OK按鈕，將出現(xiàn)空的mif數(shù)據(jù)表格，如圖3.56所示，可直接將乘法結(jié)果填寫到表中，填好后保存文件，取名為mult—rom.mif.2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器4.編譯至此已完成源文件輸入，參照前面的例子，利用NewProjectWizard建立工程，本例中設(shè)立的工程名為design,選擇菜單Project-SetasTop-LevelEntity,將mult_ip.bdf設(shè)為頂層實(shí)體，選擇菜單Processing-StartCompilation(或者單擊I>按鈕），對(duì)設(shè)計(jì)進(jìn)行編譯?？梢园l(fā)現(xiàn)，本例只使用了2056(8x256)bits的存儲(chǔ)器構(gòu)成，沒(méi)有用到LE單元。2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器5.仿具本例的TestBench激勵(lì)文件如例3.4所示。2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器2基于IP核的設(shè)計(jì)用LPM_ROM模塊實(shí)現(xiàn)4x4無(wú)符號(hào)數(shù)乘法器203SignalTapII的使用方法SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器QuartusPrime的嵌入式邏輯分析儀Signa!TapII為設(shè)計(jì)者提供了種方便高效的硬件測(cè)試手段，它可以隨設(shè)計(jì)文件起下載到目標(biāo)芯片中，捕捉目標(biāo)芯片內(nèi)信號(hào)節(jié)點(diǎn)或總線上的數(shù)據(jù)，將這些數(shù)據(jù)暫存于目標(biāo)芯片的嵌入式RAM中，然后通過(guò)器件的JTAG端口將采到的信息和數(shù)據(jù)送到計(jì)算機(jī)進(jìn)行顯示，供用戶分析。本節(jié)以正弦波信號(hào)產(chǎn)生器為例，介紹嵌入式邏輯分析儀SignalTapII的使用方法。正弦信號(hào)產(chǎn)生器的源程序如例3.5所示。1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器在使用邏輯分析儀之前，需要鎖定芯片和些關(guān)鍵的引腳，本例中，需要鎖定外部時(shí)鐘輸入(elk)、復(fù)位(cir)兩個(gè)引腳，為邏輯分析儀提供時(shí)鐘源，否則將得不到邏輯分析的結(jié)果。本例的引腳鎖定基于DE2-115(也可改為其他目標(biāo)板，如C4_MB)'先指定芯片為EP4CEll5F29C7,再將elk引腳鎖定為PIN—Y2(50MHz時(shí)鐘頻率輸入）。1SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器完成引腳鎖定并通過(guò)編譯后，就進(jìn)入嵌入式邏輯分析儀SignalTapII的使用階段，分為新建SignalTapII文件、調(diào)入節(jié)點(diǎn)信號(hào)、SignalTapII參數(shù)設(shè)置、文件存盤編譯、下載和運(yùn)行分析等步驟。104QuartusPrime的優(yōu)化設(shè)置與時(shí)序分析SignalTapII的使用方法用LPM_COUNTER設(shè)計(jì)模24方向可控計(jì)數(shù)器1.編譯設(shè)置選擇菜單Assignments----Settings,在Settings對(duì)話框中，選擇CompilerSettings,在此頁(yè)面中，可以指定編譯器高層優(yōu)化的策略(Specifyhigh-leveloptimizationsettingsfortheCompiler)。2.網(wǎng)表查看