基于FPGA的高幀頻面陣CCD驅(qū)動(dòng)控制設(shè)計(jì)

基于FPGA的高幀頻面陣CCD驅(qū)動(dòng)控制設(shè)計(jì)摘要：針對(duì)面陣CCDKAI-1020在高幀頻工作模式下的驅(qū)動(dòng)要求，以FPGA作為控制單元及時(shí)序發(fā)生器，完成CCD高幀頻工作模式下的硬件及軟件設(shè)計(jì)，仿真驗(yàn)證了驅(qū)動(dòng)時(shí)序的正確性，完成了硬件電路的調(diào)試與試驗(yàn)。成像實(shí)驗(yàn)表明，該設(shè)計(jì)滿足了CCDKAI-1020在雙端口輸出模式下成像的各種驅(qū)動(dòng)控制功能，圖像分辨率為1000×1000，幀頻達(dá)到48f/s。電荷耦合器件CCD（ChargeCoupledDevice)自20世紀(jì)70年代由貝爾實(shí)驗(yàn)室發(fā)明以來(lái)，因其分辨率高、測(cè)量誤差小等優(yōu)點(diǎn)，被廣泛應(yīng)用于各種成像儀器中。CCD按照成像維數(shù)分為線陣與面陣兩種類型。線陣CCD因其本身只有一維，需要進(jìn)行推掃才能形成二維圖像，主要用于光譜分析與圖像掃描等領(lǐng)域；面陣CCD因其本身就能形成二維圖像，而被廣泛應(yīng)用于數(shù)碼相機(jī)、攝像機(jī)及工業(yè)機(jī)器人等領(lǐng)域[1]。面陣CCD按電荷讀出方式又分為全幀轉(zhuǎn)移、幀轉(zhuǎn)移、行間轉(zhuǎn)移三種，其中行間轉(zhuǎn)移CCD因其不需要機(jī)械快門、讀出速度最快等優(yōu)點(diǎn)，一直被作為高幀頻CCD相機(jī)的首選。CCD的驅(qū)動(dòng)時(shí)序產(chǎn)生方法主要有以下四種：直接數(shù)字電路（IC）驅(qū)動(dòng)法、單片機(jī)驅(qū)動(dòng)法、EPROM驅(qū)動(dòng)法、可編程邏輯器件法等[2]。近些年來(lái)，隨著可編程器件的高速發(fā)展，F(xiàn)PGA因其高速并行處理方式，極強(qiáng)的編程靈活性，十分適合用來(lái)產(chǎn)生CCD的驅(qū)動(dòng)時(shí)序，加之其能很好地避免其他驅(qū)動(dòng)方式的弊端，因而已經(jīng)成為CCD驅(qū)動(dòng)電路的首選。本文針對(duì)功耗體積要求嚴(yán)格的高幀頻高分辨率CCD相機(jī)應(yīng)用場(chǎng)合，選用FPGA作為高速行間轉(zhuǎn)移CCD的驅(qū)動(dòng)控制，在減小系統(tǒng)體積，降低系統(tǒng)功耗的同時(shí)，完成控制任務(wù)。1KAI-1020結(jié)構(gòu)及特點(diǎn)KAI-1020是美國(guó)柯達(dá)公司生產(chǎn)的行間轉(zhuǎn)移型面陣CCD，總像元數(shù)1028（H）×1008（V），其中有效像元1000(H)×1000(V)，像元尺寸7.4μm(V)×7.4μm(H)，有效成像面積10.5mm[2-3]。KAI-1020具有逐行讀出和交錯(cuò)讀出（只讀取CCD1000行成像有效單元中的500行）兩種方式，最大像元讀出速率40MHz，可以選擇單通道或雙通道讀出。采用逐行掃描，雙通道讀出方式，圖像分辨率為1000（H）×1000（V），幀頻可達(dá)48幀/秒，本文設(shè)計(jì)即為完成此工作模式。為保證KAI-1020在高幀頻工作模式下的信號(hào)質(zhì)量，其內(nèi)部集成了相關(guān)雙采樣電路。成像區(qū)在感光后，將光信號(hào)轉(zhuǎn)化為電荷包，在驅(qū)動(dòng)信號(hào)的控制下，將電荷包轉(zhuǎn)移到鄰近的存儲(chǔ)區(qū)，依次將電荷信號(hào)轉(zhuǎn)移、讀出，送入內(nèi)部集成的CDS電路采樣后輸出。2硬件電路設(shè)計(jì)KAI-1020工作時(shí)所需驅(qū)動(dòng)信號(hào)較為復(fù)雜，需要6種偏置電壓，電壓加載順序也有一定要求。將驅(qū)動(dòng)電路分為電壓產(chǎn)生、FPGA控制、時(shí)序驅(qū)動(dòng)器3個(gè)模塊。電壓產(chǎn)生模塊用來(lái)產(chǎn)生FPGA及CCD工作需要的各種偏置電壓；FPGA控制模塊分為電壓控制模塊和時(shí)序發(fā)生模塊，分別用來(lái)控制CCD電壓上電順序和CCD驅(qū)動(dòng)時(shí)序產(chǎn)生；時(shí)序驅(qū)動(dòng)器用來(lái)匹配FPGA端口電壓與CCD驅(qū)動(dòng)信號(hào)電壓。驅(qū)動(dòng)硬件結(jié)構(gòu)如圖1所示。2.1電壓產(chǎn)生模塊

CCD作為高精度的圖像傳感器，對(duì)電源電壓穩(wěn)定性及電路噪聲水平要求較高。DC/DC電源效率高，但紋波大。LDO電源穩(wěn)定性好，但壓差大時(shí)發(fā)熱量也大，會(huì)增加系統(tǒng)功耗及電路噪聲[4]。KAI-1020因內(nèi)部結(jié)構(gòu)要求，需要進(jìn)行三步上電，F(xiàn)PGA作為控制單元，+3.3V、+2.5V、+1.2V的工作電壓需要隨系統(tǒng)上電加載。相機(jī)母線電壓為+12V，為保證CCD正常工作，降低系統(tǒng)功耗，減少CCD高速工作時(shí)電壓紋波及電路噪聲造成的影響，電壓產(chǎn)生模塊采用先大壓差DC/DC變換，再小壓差線性穩(wěn)壓，由FPGA控制上電順序的方案。電源模塊電壓變換過(guò)程如圖2所示。2.2FPGA控制模塊

為相機(jī)小型化考慮，F(xiàn)PGA選用Xilinx公司Spartan-3AN系列中的XC3S400AN。XC3S400AN資源豐富，擁有40萬(wàn)門電路和多達(dá)311個(gè)用戶I/O，內(nèi)部集成了4MbitFlash作為程序存儲(chǔ)區(qū)，不需要外接配置芯片，十分適合對(duì)空間敏感和安全性要求較高的場(chǎng)合。相機(jī)加電后，F(xiàn)PGA完成配置，進(jìn)入工作狀態(tài)，接到上電命令后，通過(guò)控制穩(wěn)壓器的使能端控制電壓加載，完成CCD三步上電。FPGA控制流程如圖3所示。-9V電壓加載后，V1MID與V1MID（-1.2V）通過(guò)對(duì)地串聯(lián)的兩個(gè)二極管導(dǎo)通形成。2.3時(shí)序驅(qū)動(dòng)模塊

XC3S400AN每個(gè)BANK都可配置管腳電壓為L(zhǎng)VTTL或LVCOMS，但CCD驅(qū)動(dòng)時(shí)序電壓為0～5V，所以需要在FPGA與CCD之間增加電平轉(zhuǎn)換芯片。TI公司的SN74LV8T245是一款8bit轉(zhuǎn)換電壓可調(diào)、輸出三態(tài)、雙供電總線收發(fā)器，其內(nèi)部分為AB兩路，由DIR控制數(shù)據(jù)流向?yàn)锳到B或B到A，兩路電壓均可配置為1.65V～5.5V。將DIR配置為1，數(shù)據(jù)流向?yàn)锳到B，A路接+3.3V電壓，接口與FPGA驅(qū)動(dòng)信號(hào)連接，B路接+5V電壓，接口與CCD驅(qū)動(dòng)電容連接，完成FPGA與CCD驅(qū)動(dòng)電壓的匹配。3軟件設(shè)計(jì)3.1時(shí)序分析

KAI-1020工作在逐行掃描、雙通道讀出模式下，主要驅(qū)動(dòng)信號(hào)有V2B、V2A、V1、H1、H2、SH、R、SA、SB、T。V2B為幀轉(zhuǎn)移信號(hào)，下降沿時(shí)，CCD將感光單元中的電荷包轉(zhuǎn)移到存儲(chǔ)單元中；V2A、V1為垂直轉(zhuǎn)移信號(hào)，負(fù)責(zé)將存儲(chǔ)單元中每一行的電荷包轉(zhuǎn)移到讀出寄存器中；H1、H2為水平轉(zhuǎn)移信號(hào)，負(fù)責(zé)將每一行中的每個(gè)像元從寄存器中讀出；SH為電子快門信號(hào)，SH的一個(gè)高脈沖可以將CCD之前曝光積累的電荷清零，電荷的積累時(shí)間變?yōu)閺腟H的下降沿到V2B的下降沿，從而實(shí)現(xiàn)控制曝光時(shí)間；R、SA、SB、T為相關(guān)雙采樣的控制時(shí)序，R與T同相，與SA、SB有一定的相位差，其具體時(shí)序關(guān)系如圖4所示。KAI-1020驅(qū)動(dòng)信號(hào)中，水平轉(zhuǎn)移信號(hào)與CDS信號(hào)頻率最高，為40MHz，占空比分別為50%和33.33%，這幾個(gè)信號(hào)之間存在一定的相位關(guān)系，通過(guò)更高頻的信號(hào)分頻實(shí)現(xiàn)。相機(jī)的工作時(shí)鐘為30MHz，經(jīng)FPGA的DCM進(jìn)行8倍頻后，再將信號(hào)六分頻并進(jìn)行移位得到不同相位的40MHz信號(hào)。對(duì)于垂直轉(zhuǎn)移信號(hào)及電子快門等低頻信號(hào)，通過(guò)對(duì)40MHz的信號(hào)計(jì)數(shù)分頻實(shí)現(xiàn)。實(shí)現(xiàn)過(guò)程如圖5所示。3.2邏輯設(shè)計(jì)

KAI-1020工作在雙端口讀出模式時(shí)，左右兩面的數(shù)據(jù)分左右兩路讀出。讀出寄存器中，左右兩路各有8個(gè)空像元，水平轉(zhuǎn)移時(shí)序需要重復(fù)522次，才能將一行圖像數(shù)據(jù)從左右兩路讀出。為保證讀出行的電荷不對(duì)下一行電荷造成影響，一般水平轉(zhuǎn)移序列至少重復(fù)523次，垂直轉(zhuǎn)移時(shí)序需要重復(fù)1008次，將1008行數(shù)據(jù)依次從存儲(chǔ)區(qū)轉(zhuǎn)移到讀出寄存器。將驅(qū)動(dòng)時(shí)序通過(guò)狀態(tài)機(jī)實(shí)現(xiàn)，幀轉(zhuǎn)移由狀態(tài)s0表示，垂直轉(zhuǎn)移和水平轉(zhuǎn)移由s1表示，通過(guò)計(jì)數(shù)器計(jì)數(shù)完成延時(shí)要求，狀態(tài)轉(zhuǎn)換過(guò)程如圖6所示。在垂直轉(zhuǎn)移信號(hào)變化時(shí)，水平轉(zhuǎn)移信號(hào)H1、H2需要分別保持高電平和低電平。在狀態(tài)s1中，設(shè)置信號(hào)H_en，通過(guò)將H_en與40MHz信號(hào)進(jìn)行“或”運(yùn)算，得到H1信號(hào)，將H_en與40MHz信號(hào)“或”運(yùn)算后再取反，得到H2信號(hào)。電子快門信號(hào)SH需要加載于某行電荷信號(hào)讀取完成后，V1與V2A信號(hào)上升沿之前，H1、H2在此期間需要保持變化。當(dāng)計(jì)數(shù)器cnt3計(jì)到曝光所需的行數(shù)T后，狀態(tài)機(jī)跳轉(zhuǎn)到狀態(tài)s2，完成SH信號(hào)延時(shí)后跳轉(zhuǎn)回s1，實(shí)現(xiàn)電子快門1-1007級(jí)可調(diào)。3.3邏輯仿真

通過(guò)時(shí)序分析，采用VHDL語(yǔ)言進(jìn)行程序設(shè)計(jì)，在Xilinx公司的集成開發(fā)環(huán)境ISE10.1中編寫源代碼，并進(jìn)行仿真，仿真波形如圖7所示。圖7(a)為整體仿真波形的一部分，V2B、V2A、V1在幀轉(zhuǎn)移階段完成后，V2B保持低電平，V2A、V1開始重復(fù)；圖7(b)為水平轉(zhuǎn)移信號(hào)與相關(guān)雙采樣信號(hào)的部分仿真波形，H1、H2反相，R、SA、SB、T相位關(guān)系與時(shí)序要求相同，當(dāng)V2A、V1變化時(shí)，H1為高電平，H2為低電平。4實(shí)驗(yàn)結(jié)果在仿真通過(guò)后，對(duì)VHDL源代碼進(jìn)行綜合和實(shí)現(xiàn)，生成可編程文件，將該文件下載到FPGA后，控制CCD產(chǎn)生圖像信號(hào)，經(jīng)過(guò)后端處理電路，將模擬圖像信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，并對(duì)兩路輸出的圖像信號(hào)進(jìn)行拼接，形成一行圖像，通過(guò)高速串行LVDS信號(hào)將圖像信號(hào)發(fā)送至數(shù)據(jù)接收端，解碼LVDS信號(hào)，通過(guò)采集卡在上位機(jī)形成圖像