基于FPGA的OFDM系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的OFDM系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)近年來，隨著數(shù)字信號處理（DSP）和超大規(guī)模集成電路（VLSI）技術(shù)的發(fā)展，正交頻分復(fù)用OFDM（OrthogonalFrequencyDivisionMultiplexing）技術(shù)的應(yīng)用有了長足的進(jìn)步和廣闊的發(fā)展前景。IEEE802.11a中就將正交頻分復(fù)用作為物理層的傳輸技術(shù)；歐盟在數(shù)字音頻廣播（DAB）、地面數(shù)字視頻廣播（DVB2T）、高清晰度電視（HDTV）以及2003年4月公布的無線城域網(wǎng)（WMAN）802.16a等研究中都使用了正交頻分復(fù)用技術(shù)作為信道的傳輸手段。在正交頻分復(fù)用技術(shù)逐漸成熟的今天，如何降低通信系統(tǒng)的成本，使之更廣泛地應(yīng)用于數(shù)傳系統(tǒng)中，已成為正交頻分復(fù)用研究的熱點(diǎn)。本文基于802.16a協(xié)議的原理架構(gòu)，本著小成本、高效率的設(shè)計(jì)思想，建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺，包括模擬前端及OFDM調(diào)制器及OFDM解調(diào)器，用來實(shí)現(xiàn)OFDM的遠(yuǎn)距離無線傳輸系統(tǒng)。1模擬前端模擬前端主要包括發(fā)送端DA模塊、接收端AD模塊和射頻模塊。發(fā)送端DA模塊主要由XILINX公司的FPGA－XC2V1000芯片和數(shù)模轉(zhuǎn)換芯片AD9765、濾波器和放大器構(gòu)成，基帶處理調(diào)制后數(shù)據(jù)在控制時(shí)鐘同步下送入FPGA進(jìn)行降峰均比等算法的處理，然后經(jīng)過交織將其送入AD9765進(jìn)行數(shù)模轉(zhuǎn)換并上變頻到70MHz，輸出的模擬信號再經(jīng)聲表濾波器后放大進(jìn)入下一級射頻模塊。發(fā)送端DA模塊硬件結(jié)構(gòu)框圖如圖1所示。接收端AD模塊主要由增益放大器、帶通濾波、采樣芯片AD9238和數(shù)字下變頻器GC1012構(gòu)成。AD模塊的主要功能是完成中頻信號的采樣和數(shù)字下變頻，在FPGAXC2V1000中完成符號同步算法，其輸出送OFDM解調(diào)器。接收端AD模塊硬件結(jié)構(gòu)框圖如圖2所示。射頻模塊工作在70MHz中頻上，射頻模塊的功能是將完成調(diào)制的中頻信號搬移到射頻波段上，或者將空中的接收信號下變頻到模擬前端所需的中頻波段上。2OFDM調(diào)制器實(shí)現(xiàn)架構(gòu)在OFDM系統(tǒng)中，OFDM調(diào)制器主要完成OFDM數(shù)據(jù)的調(diào)制。圖3為OFDM調(diào)制器的結(jié)構(gòu)框圖。OFDM的調(diào)制器采用N=120個(gè)數(shù)據(jù)子信道，8個(gè)導(dǎo)頻信道。120個(gè)數(shù)據(jù)子信道都采用QPSK的信道調(diào)制，8個(gè)導(dǎo)頻信道采用BPSK的信道調(diào)制。為了使用基帶傳輸，進(jìn)行添零處理（添加128個(gè)0），使頻帶擴(kuò)展1倍。經(jīng)過逆序處理后，采用256點(diǎn)的IFFT進(jìn)行OFDM調(diào)制。系統(tǒng)時(shí)鐘為80MHz，用FPGA完成數(shù)據(jù)的編碼和調(diào)制，最后以讀時(shí)鐘為500kHz的速率送往D/A。在FPGA中，按照具體的參數(shù)要求實(shí)現(xiàn)了OFDM系統(tǒng)中的調(diào)制功能，其工作流程為：數(shù)據(jù)發(fā)生器（M序列產(chǎn)生器）發(fā)送數(shù)據(jù)，串并轉(zhuǎn)換后存儲在256×2位的RAM_in中，當(dāng)接收夠一幀數(shù)據(jù)所需要的信息量后，從RAM_in中讀取數(shù)據(jù)進(jìn)行QPSK映射、過采樣添零，隨后插入導(dǎo)頻模塊。與此同時(shí)，IFFT模塊接收QPSK映射、過采樣添零和插入導(dǎo)頻模塊發(fā)送出的數(shù)據(jù)；當(dāng)QPSK、添零、共軛模塊處理完1個(gè)數(shù)據(jù)包的數(shù)據(jù)后，IFFT模塊開始計(jì)算，進(jìn)行OFDM的IFFT調(diào)制，經(jīng)IFFT模塊計(jì)算后的數(shù)據(jù)輪換存入RAM_ou1或者RAM_ou2；控制模塊發(fā)出使能信號，先從數(shù)據(jù)輸出模塊中讀取同步頭發(fā)送，同步頭發(fā)送完成后，再從RAM_ou1或者RAM_ou2中讀取循環(huán)前綴和數(shù)據(jù)塊；當(dāng)IFFT模塊計(jì)算完的數(shù)據(jù)全部送出后，控制模塊判斷開始處理下一包數(shù)據(jù)，處理到第10包數(shù)據(jù)，則通知外部控制器一幀數(shù)據(jù)處理完成。［next］3OFDM解調(diào)器實(shí)現(xiàn)架構(gòu)在OFDM系統(tǒng)中，解調(diào)器主要是對接收A/D采樣來的數(shù)據(jù)進(jìn)行解調(diào)。圖4為OFDM解調(diào)器的結(jié)構(gòu)框圖。在FPGA中，按照參數(shù)要求實(shí)現(xiàn)：將從A/D以500kHz的速率采樣來的數(shù)據(jù)存入RAM當(dāng)中，當(dāng)接收到第64個(gè)幀頭數(shù)據(jù)時(shí)，開始計(jì)算局部自相關(guān)函數(shù)；每接收到一個(gè)幀頭數(shù)據(jù)，取出8位（最高位無效，剩余7位為巴克碼），計(jì)算一次x（i）*x（i+j），并存儲、判斷，是否有相關(guān)最大值，如果有，則判斷計(jì)數(shù)器加1，在一個(gè)幀頭短前導(dǎo)字部分中，共有10個(gè)短前導(dǎo)字片，每一片為64個(gè)采樣點(diǎn)；當(dāng)接收到第640個(gè)數(shù)據(jù)后，判斷累加器是否超過了門限值640×3，如果累加門限值達(dá)到1920，則認(rèn)為有幀到達(dá)，整體控制模塊產(chǎn)生使能信號，表示粗同步結(jié)束，準(zhǔn)備接受長前導(dǎo)字，進(jìn)行細(xì)同步和頻偏估計(jì)計(jì)算，否則，將累加計(jì)數(shù)器清零，重新開始接受幀頭；幀到達(dá)檢測和幀同步過程完成后，再將接收到的數(shù)據(jù)存入到解幀模塊的數(shù)據(jù)RAM中；當(dāng)數(shù)據(jù)RAM中存滿256點(diǎn)的數(shù)據(jù)后，整體控制模塊發(fā)出讀使能信號、