微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)（第2版） 第5章答案

本文格式為Word版，下載可任意編輯——微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)（第2版）第5章答案5.10用16K×1位的DRAM芯片組成64K×8位存儲(chǔ)器，要求：(1)畫出該存儲(chǔ)器的組成規(guī)律框圖。

(2)設(shè)存儲(chǔ)器讀/寫周期為0.5μS,CPU在1μS內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？

（1）組建存儲(chǔ)器共需DRAM芯片數(shù)N=（64K*8）/（16K*1）=4*8（片）。

每8片組成16K×8位的存儲(chǔ)區(qū)，A13~A0作為片內(nèi)地址，用A15、A14經(jīng)2:4譯碼器產(chǎn)生片選信號(hào)

，規(guī)律框圖如下（圖有誤：應(yīng)當(dāng)每組8片，每片數(shù)據(jù)線為1根）

（2）設(shè)16K×8位存儲(chǔ)芯片的陣列結(jié)構(gòu)為128行×128列，刷新周期為2ms。由于刷新每行需0.5μS，則兩次（行）刷新的最大時(shí)間間隔應(yīng)小于：

為保證在每個(gè)1μS內(nèi)都留出0.5μS給CPU訪問內(nèi)存，因此該DRAM適合采用分散式或異步式刷新方式，而不能采用集中式刷新方式。

?若采用分散刷新方式，則每個(gè)存儲(chǔ)器讀/寫周期可視為1μS，前0.5μS用于讀寫，后0.5μS用于刷新。相當(dāng)于每1μS刷新一行，刷完一遍需要128×1μS＝128μS，滿足刷新周期小于2ms的要求；

?若采用異步刷新方式，則應(yīng)保證兩次刷新的時(shí)間間隔小于15.5μS。如每隔14個(gè)讀寫周期刷新一行，相當(dāng)于每15μS刷新一行，刷完一遍需要128×15μS＝1920μS，滿足刷新周期小于2ms的要求；

需要補(bǔ)充的知識(shí)：

刷新周期：從上一次對(duì)整個(gè)存儲(chǔ)器刷新終止到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔。刷新周期尋常可以是2ms，4ms或8ms。

DRAM一般是按行刷新，常用的刷新方式包括：

?集中式：正常讀/寫操作與刷新操作分開進(jìn)行，刷新集中完成。

特點(diǎn)：存在一段中止讀/寫操作的死時(shí)間，適用于高速存儲(chǔ)器。

（DRAM共128行，刷新周期為2ms，讀/寫/刷新時(shí)間均為0.5μS）

?分散式：一個(gè)存儲(chǔ)系統(tǒng)周期分成兩個(gè)時(shí)間片，分時(shí)進(jìn)行正常讀/寫操作和刷新操作。

特點(diǎn)：不存在中止讀/寫操作的死時(shí)間，但系統(tǒng)運(yùn)行速度降低。

（DRAM共128行，刷新周期為128μs，tm＝0.5μS為讀/寫時(shí)間，tr＝0.5μS為刷新時(shí)間，

tc＝1μS為存儲(chǔ)周期）

?異步式：前兩種方式的結(jié)合，每隔一段時(shí)間刷新一次，只需保證在刷新周期內(nèi)對(duì)整

個(gè)存儲(chǔ)器刷新一遍。

5.11若某系統(tǒng)有24條地址線，字長(zhǎng)為8位，其最大尋址空間為多少？現(xiàn)用SRAM2114(1K*4)存儲(chǔ)芯片組成存儲(chǔ)系統(tǒng)，試問采用線選譯碼時(shí)需要多少個(gè)2114存儲(chǔ)芯片？

該存儲(chǔ)器的存儲(chǔ)容量=224*8bit=16M字節(jié)需要SRAM2114(1K*4)存儲(chǔ)芯片數(shù)目：14*2=28片

5.12在有16根地址總線的機(jī)系統(tǒng)中畫出以下狀況下存儲(chǔ)器的地址譯碼和連接圖。

（1）采用8K*1位存儲(chǔ)芯片，形成64KB存儲(chǔ)器。（2）采用8K*1位存儲(chǔ)芯片，形成32KB存儲(chǔ)器。（3）采用4K*1位存儲(chǔ)芯片，形成16KB存儲(chǔ)器。

由于地址總線長(zhǎng)度為16，故系統(tǒng)尋址空間為2?8?64K?8bit

（1）8K*1位存儲(chǔ)芯片地址長(zhǎng)度為13，構(gòu)成64KB存儲(chǔ)器需要8組，每組8個(gè)8K*1位存儲(chǔ)芯片，地址譯碼表為：

16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000010010100100110111001000101010101010101000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111第一組0000H~地址范圍1FFFH其次組2000H~地址范圍3FFFH第三組4000H~地址范圍5FFFH共需8片8K*1位存儲(chǔ)第五組8000H~芯片地址范圍9FFFH紅色為片選第四組6000H~地址范圍7FFFH第六組0A000H~101地址范圍0BFFFH101第七組0C000H~110地址范圍0DFFFH110第八組0E000H~111地址范圍0FFFFH111其連線圖如下：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138ENA15A14A13CBAA0~A12ABRDWR8CSABRDDWR7CS...DABRDWR2CSABRDDWR1CSD8K*1位存儲(chǔ)芯片數(shù)據(jù)總線D

（2）8K*1位存儲(chǔ)芯片地址長(zhǎng)度為13，構(gòu)成32KB存儲(chǔ)器需要4組，每組8個(gè)8K*1位存儲(chǔ)芯片，地址譯碼表為：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000100101001001101101010101000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111第一組0000H~地址范圍1FFFH其次組共需4片8K*1位存儲(chǔ)地址范圍第三組芯片紅色為片選地址范圍2000H~3FFFH4000H~5FFFH第四組6000H~地址范圍7FFFH其連線圖如下：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138ENA15A14A13CBAA0~A12ABRDWR4CSABRDDWR3CSABRDDWR2CSABRDDWR1CSD8K*1位存儲(chǔ)芯片數(shù)據(jù)總線D

（3）4K*1位存儲(chǔ)芯片地址長(zhǎng)度為12，構(gòu)成16KB存儲(chǔ)器需要4組，每組8個(gè)4K*1位存儲(chǔ)芯片，地址譯碼表為：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000100100100100110011000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111第一片0000H~地址范圍0FFFH其次片共需4片4K*1位存儲(chǔ)地址范圍第三片芯片紅色為片選地址范圍1000H~1FFFH2000H~2FFFH第四片3000H~地址范圍3FFFH其連線圖如下：

方案一：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138A15A14A13A12ENCBAA0~A11ABRDWR4CSABRDDWR3CSABRDDWR2CSABRDDWR1CSD4K*1位存儲(chǔ)芯片數(shù)據(jù)總線D方案二：

CSQ0Q1Q2Q3Q4Q5Q6Q7A12A12A0~A11CS4DCS3DCS2DCS1D74LS138ENA15A14A13CBAABRDWRABRDWR