其次版計(jì)算機(jī)組成原理課后答案唐朔飛

本文格式為Word版，下載可任意編輯——其次版計(jì)算機(jī)組成原理課后答案唐朔飛

唐朔飛編著

第一章

1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解：P3

計(jì)算機(jī)系統(tǒng)——計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或規(guī)律的綜合體。計(jì)算機(jī)硬件——計(jì)算機(jī)的物理實(shí)體。

計(jì)算機(jī)軟件——計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。

硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。

5.馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9

?由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；?指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；?指令由操作碼、地址碼兩大部分組成；

?指令在存儲(chǔ)器中順序存放，尋常自動(dòng)順序取出執(zhí)行；?以運(yùn)算器為中心（原始馮氏機(jī)）。

7.解釋以下概念：

主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。解：P10

主機(jī)——是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；

CPU——中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成；（早期的運(yùn)、控不在同一芯片上）

主存——計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存取；由存儲(chǔ)體、各種規(guī)律部件及控制電路組成。

存儲(chǔ)單元——可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位；

存儲(chǔ)元件——存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取；

存儲(chǔ)字——一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的規(guī)律單位；存儲(chǔ)字長(zhǎng)——一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)；

存儲(chǔ)容量——存儲(chǔ)器中可存二進(jìn)制代碼的總量；（尋常主、輔存容量分開描述）機(jī)器字長(zhǎng)——CPU能同時(shí)處理的數(shù)據(jù)位數(shù)；指令字長(zhǎng)——一條指令的二進(jìn)制代碼位數(shù)；講評(píng)：一種不確鑿的答法：CPU與MM合稱主機(jī)；運(yùn)算器與控制器合稱CPU。

這兩個(gè)概念應(yīng)從結(jié)構(gòu)角度解釋較確鑿。

8.解釋以下英文縮寫的中文含義：

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解：全面的回復(fù)應(yīng)分英文全稱、中文名、中文解釋三部分。CPU——CentralProcessingUnit，中央處理機(jī)（器），見7題；

PC——ProgramCounter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；

IR——InstructionRegister，

指令寄放器，存放當(dāng)前正在執(zhí)行的指令的寄放器；

CU——ControlUnit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；

ALU——ArithmeticLogicUnit，算術(shù)規(guī)律運(yùn)算單元，運(yùn)算器中完成算術(shù)規(guī)律運(yùn)算的規(guī)律部件；

ACC——Accumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄放器；

MQ——Multiplier-QuotientRegister，乘商寄放器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄放器。

X——此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄放器，即運(yùn)算器中工作寄放器之一，用來存放操作數(shù)；

MAR——MemoryAddressRegister，存儲(chǔ)器地址寄放器，內(nèi)存中用來存放欲訪問存儲(chǔ)單元地址的寄放器；

MDR——MemoryDataRegister，存儲(chǔ)器數(shù)據(jù)緩沖寄放器，主存中用來存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄放器；

I/O——Input/Outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；

MIPS——MillionInstructionPerSecond，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；

10.指令和數(shù)據(jù)都存于存儲(chǔ)器中,計(jì)算機(jī)如何區(qū)分它們？

解：計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。

另外也可通過地址來源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。問題探討：

×由控制器分析是指令還是數(shù)據(jù)；數(shù)據(jù)進(jìn)控制器？

×指令由指令寄放器存?。恢噶罴姆牌饔锌刂乒δ?？

×指令和數(shù)據(jù)的格式不一樣；指令由操作碼和地址碼組成）兩者的二進(jìn)制代碼形式不一樣？×指令順序存放，而數(shù)據(jù)不是；數(shù)據(jù)為什么不能順序存放？×MAR放地址，MDR放數(shù)據(jù)；取指時(shí)MDR中也是數(shù)據(jù)？

×存取數(shù)據(jù)和存取指令的操作在機(jī)器中完全一樣；無法區(qū)分？

×指令和數(shù)據(jù)的地址不一樣；

某一存儲(chǔ)單元只能放數(shù)據(jù)（或指令）?

×指令放在ROM中，數(shù)據(jù)放在RAM中；用戶程序放在哪？

第三章

1.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？解：總線是多個(gè)部件共享的傳輸部件。

總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。講評(píng)：

圍繞―為減輕總線負(fù)載‖的幾種說法：

×應(yīng)對(duì)設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上；×應(yīng)采用多總線結(jié)構(gòu)；

×總線上只連接計(jì)算機(jī)的五大部件；×總線上的部件應(yīng)為低功耗部件。

上述措施都無法從根上（工程上）解決問題，且增加了大量不必要（或不可能）的限制?！量偩€上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時(shí)間特性；這是不言而喻的。

4.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？

解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分派問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請(qǐng)求；

特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)展，對(duì)電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較繁雜；獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。

5.解釋以下概念：總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。解：

總線的主設(shè)備（主模塊）——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）——指一次總線傳輸期間，協(xié)同主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；

總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制——指總線傳送過程中雙方的時(shí)間協(xié)同方式。

6.試比較同步通信和異步通信。解：

同步通信——由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度區(qū)別不大的場(chǎng)合；

異步通信——不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步繁雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。

8.為什么說半同步通信同時(shí)保存了同步通信和異步通信的特點(diǎn)？解：

半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。

10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugandplay？哪些總線有這一特點(diǎn)？解：

總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

plugandplay——即插即用，EISA、PCI等具有此功能。

11.畫一個(gè)具有雙向傳輸功能的總線規(guī)律圖。

解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線收發(fā)器芯片內(nèi)部電路。規(guī)律圖如下：（n位）幾種錯(cuò)誤的設(shè)計(jì)：幾種錯(cuò)誤的設(shè)計(jì)：

12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄放器，要求選用適合的74系列芯片，完成以下規(guī)律設(shè)計(jì)：

（1）設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄放器間的傳送；（2）設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)以下操作：T0時(shí)刻完成D→總線；T1時(shí)刻完成總線→A；T2時(shí)刻完成A→總線；T3時(shí)刻完成總線→B。解：

（1）采用三態(tài)輸出的D型寄放器74LS374做A、B、C、D四個(gè)寄放器，其輸出可直接掛總線。A、B、C三個(gè)寄放器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時(shí)間協(xié)同關(guān)系為：

現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：

（2）寄放器設(shè)置同（1），由于此題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖協(xié)同關(guān)系如下：節(jié)拍、脈沖分派規(guī)律如下：節(jié)拍、脈沖時(shí)序圖如下：

以8位總線為例，電路設(shè)計(jì)如下：

（圖中，A、B、C、D四個(gè)寄放器與數(shù)據(jù)總線的連接方法同上。）幾種錯(cuò)誤的設(shè)計(jì)：（1）

幾種錯(cuò)誤的設(shè)計(jì)：（1）

幾種錯(cuò)誤的設(shè)計(jì)：（2）

幾種錯(cuò)誤的設(shè)計(jì)：（2）

幾種錯(cuò)誤的設(shè)計(jì)：

第四章

3.存儲(chǔ)器的層次結(jié)構(gòu)主要表達(dá)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要表達(dá)在Cache—主存和主存—輔存這兩個(gè)存儲(chǔ)層次上。Cache—主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。

主存—輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。

綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存—輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（規(guī)律地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)協(xié)同完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。

4.說明存取周期和存取時(shí)間的區(qū)別。

解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：存取周期=存取時(shí)間+恢復(fù)時(shí)間

5.什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？

解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬=1/200ns×32位=160M位/秒=20MB/S=5M字/秒注意字長(zhǎng)（32位）不是16位。（注：此題的兆單位來自時(shí)間=106）

6.某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多