全數(shù)字4差分四相移相鍵控的調(diào)制解調(diào)

全數(shù)字4差分四相移相鍵控的調(diào)制解調(diào)

0/4-dqpsk的性能特點(diǎn)dqpsk是正交相位移源的一種控制方法，具有比正交相位移源（qpsk）小的包絡(luò)性變化，以及比最小高斯相位移源（mos）更高的光譜利用率。在多徑擴(kuò)展和衰落的情況下,π/4-DQPSK比交錯(cuò)正交相移鍵控(OQPSK)的性能更好。π/4-DQPSK能夠采用非相干差分解調(diào),不必恢復(fù)相干載波。π/4-DQPSK已應(yīng)用于美國的IS-136數(shù)字蜂窩系統(tǒng)、日本的個(gè)人數(shù)字蜂窩系統(tǒng)(PDC)和美國的個(gè)人接入通信系統(tǒng)(PACS)中。數(shù)字通信系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)的應(yīng)用相當(dāng)廣泛,它的可編程特性帶來了電路設(shè)計(jì)的靈活性,縮短了產(chǎn)品的投入市場的時(shí)間。本文主要討論π/4-DQPSK調(diào)制解調(diào)在FPGA實(shí)現(xiàn)中的誤碼分析,提出了改進(jìn)方案,通過仿真分析達(dá)到了改善其誤碼率的效果。1帶外輻射的設(shè)計(jì)圖1為全數(shù)字π/4-DQPSK調(diào)制解調(diào)實(shí)現(xiàn)框圖。串行數(shù)據(jù)串/并變換分成I,Q兩路信號,對其進(jìn)行π/4-DQPSK星座點(diǎn)的映射,為了與載波的速率相匹配,必須對I,Q兩路信號增采樣(內(nèi)插),成形濾波可以減小碼間干擾和抑制帶外輻射,設(shè)計(jì)采用升余弦滾降濾波器,與載波的采樣信號相乘完成調(diào)制部分。調(diào)制輸出的信號經(jīng)8bit的D/A轉(zhuǎn)換器轉(zhuǎn)換成為模擬中頻信號,送入后續(xù)的上變頻電路處理。進(jìn)行π/4-DQPSK解調(diào)時(shí)采用1bit算法。該算法可以不需要與調(diào)制時(shí)的8bitD/A轉(zhuǎn)換器相應(yīng)的8bitA/D轉(zhuǎn)換器,模擬中頻信號經(jīng)過電壓比較器送入FPGA芯片,解調(diào)輸入端的數(shù)據(jù)為1bit。經(jīng)中頻差分檢測、低通濾波后,I,Q通道的信號x,y為:式中:Δφ=φk-φk-1,為前后兩個(gè)碼元的相位差。從圖2可以看出x、y與傳統(tǒng)的π/4-DQPSK解調(diào)的cosΔφ、sinΔφ具有相同的判決區(qū)間,因此,1bit解調(diào)算法可以成功實(shí)現(xiàn)π/4-DQPSK的解調(diào),大大簡化了解調(diào)部分的數(shù)據(jù)處理。21實(shí)驗(yàn)1波多進(jìn)階段誤差接收算法在調(diào)制解調(diào)過程中不可避免會(huì)混入噪聲,其中主要是高斯白噪聲,信道帶寬有限、高斯白噪聲通過窄帶系統(tǒng)時(shí),就形成窄帶高斯噪聲。可表示如下:n(t)=nc(t)cosωct-ns(t)sinωct假定n(t)是平穩(wěn)高斯窄帶噪聲,E{n(t)}=0,方差為σ2;nc(t)和ns(t)可證明都是平穩(wěn)高斯過程,E{nc(t)}=E{ns(t)}=0,方差均為σ2。解調(diào)輸入端的信號疊加上噪聲,其I、Q兩路信號加上接收信號延遲1個(gè)碼元的兩路信號,構(gòu)成一個(gè)4元高斯隨機(jī)矢量L。x、y可以用L表示,通過求矢量的均值和方差,可以得到其概率密度函數(shù),進(jìn)而算得相關(guān)輸出的x、y的聯(lián)合條件特征函數(shù)。差分接收判決是基于x、y的符號。I通道的誤碼率為:由聯(lián)合特征函數(shù)可得x、y的特征函數(shù),x、y的特征函數(shù)恰好是一已知概率密度函數(shù)的隨機(jī)變量的特征函數(shù),因而可得到x、y的概率密度函數(shù)。根據(jù)此思路,算得的1bit解調(diào)算法的誤碼率為:從圖3所示的仿真誤碼率波形可看出,1bit解調(diào)算法的誤碼率要比8bit的π/4-DQPSK差1.5dB,比QPSK相差近4dB?？梢远ㄐ缘亓私猱a(chǎn)生的原因,模擬中頻信號通過比較器,可用數(shù)字信號的0、1表示,相當(dāng)于將正弦波變?yōu)榉讲?從頻域來看增加了很多諧波分量。圖4為通過比較器的中頻信號頻譜,中頻為455kHz,諧波分量增加,為了能正確恢復(fù)信號需要高的信噪比。1bit解調(diào)可使電路大大簡化,信噪比不低于15dB時(shí),誤碼率可達(dá)10-7,不失為一種有效方法。3fckd的誤碼率實(shí)現(xiàn)π/4-DQPSK調(diào)制解調(diào)如圖1所示,輸入碼率為8kbit/s,調(diào)制中頻為455kHz,整個(gè)設(shè)計(jì)晶振提供內(nèi)部時(shí)鐘fclk=2MHz,經(jīng)過211/23=256分頻的時(shí)鐘fclkd作為輸入數(shù)據(jù)使能信號,數(shù)據(jù)輸入時(shí)鐘為fclkpn=8kHz,用Xilinxise5.2RTL進(jìn)行仿真,發(fā)現(xiàn)有誤碼存在。仔細(xì)分析發(fā)現(xiàn),用于分頻的全局時(shí)鐘是2MHz(2000kHz),而非211kHz(2048kHz),全局時(shí)鐘2000kHz/256=7.8125kHz即fclkd是7.8125kHz,輸入的數(shù)據(jù)fclkpn和輸入使能時(shí)鐘fclkd在頻率上存在偏差,8kHz-7.8125kHz=0.1875kHz,導(dǎo)致惡化。圖5為頻率偏差為0.1875kHz的誤碼率曲線。從圖5可以看出,在信噪比Eb/N0=14.2dB時(shí),1bit算法理論上的誤碼率可達(dá)10-6;由于頻率偏差的存在,實(shí)際誤碼率為10-4。硬件實(shí)現(xiàn)中用8位計(jì)數(shù)器實(shí)現(xiàn)0～255循環(huán)計(jì)數(shù)來進(jìn)行256分頻,為了讓分頻引起的誤碼率在容忍的范圍內(nèi),即Eb/N0=14.2dB時(shí),Pe=10-6;不斷調(diào)整頻率偏差,fclkpn-fclkd=8.0kHz-7.9kHz=0.10kHz時(shí),誤碼率基本上可以滿足實(shí)際的傳輸需要。fclkd在7.9kHz～8.0kHz之間時(shí),誤碼率在可接受的范圍內(nèi)。根據(jù)這個(gè)范圍將分頻改為:2MHz經(jīng)過4×63=252分頻得到fclkd=7.936kHz。圖6是信噪比為14.2dB時(shí),fclkd和誤碼率的關(guān)系?！?”是未改善的情況;“o”改善后的情況。fclkd和fclkpn的偏差越大,誤碼率越大。改善后的誤碼率=5×10-6,下降了近20倍。分頻計(jì)數(shù)器用n位二進(jìn)制數(shù)表示,通常需分頻時(shí)鐘多少k、M(k、M類似于計(jì)算機(jī)中的含義,即k=210(1024),M=220(1048576)),這樣,計(jì)數(shù)器可以0～2n循環(huán)計(jì)數(shù),實(shí)現(xiàn)方便。實(shí)際晶振的1kHz=103Hz,1MHz=106Hz,分頻后信號的偏差引起電路性能下降,分頻設(shè)計(jì)時(shí)讓計(jì)數(shù)器在0～2n-x之間循環(huán)計(jì)數(shù),以補(bǔ)償偏差。4調(diào)處誤碼率對比1bit解調(diào)算法應(yīng)用于全數(shù)字