第五講微系統(tǒng)封裝技術(shù)-三維系統(tǒng)級(jí)封裝

第五講三維系統(tǒng)級(jí)封裝中央處理器

CPU存儲(chǔ)型閃存

NAND動(dòng)態(tài)存儲(chǔ)器

DRAM90nm65-45nm32-22nm動(dòng)態(tài)存儲(chǔ)器

DRAM+

邏輯電路信號(hào)延遲限制芯片速度32nm以下CMOS電路可行性尚不清楚

難以加工更小的電容更大的信號(hào)延遲

沒(méi)有合適的光刻系統(tǒng)

單元工作不穩(wěn)定難以降低成本

大規(guī)模有困難

低成本，甚至與90nm相當(dāng)可堆疊出更大的動(dòng)態(tài)存儲(chǔ)器2005年末:Sony

不需要更小的電容

更短的連線(xiàn)可以獲得更小的延遲2009–2010:Elpida

使用已驗(yàn)證的光刻系統(tǒng)

單元工作穩(wěn)定2011–2015:Samsung

縮短連線(xiàn)長(zhǎng)度以減小延遲

堆疊獲得更快的CMOS電路2011–2015:Intel/IBM更小設(shè)計(jì)的問(wèn)題三維集成的優(yōu)勢(shì)延續(xù)摩爾定律

Moore’sLaw超越摩爾定律

MorethanMoore閃存芯片的制造成本比較封裝堆疊封裝堆疊的可制造性和可靠性問(wèn)題翹曲和不平度：頂部底部翹曲不同會(huì)造成焊錫結(jié)點(diǎn)在集成工藝中的失效；凈空（Stand-off）：隨著焊錫結(jié)點(diǎn)間距的縮小，含錫球隨之縮小，其所提供的凈空將不足以滿(mǎn)足ASIC芯片對(duì)封裝的要求。常規(guī)封裝堆疊

ITRS三維互連技術(shù)路線(xiàn)圖基于硅通孔(TSV)的三維系統(tǒng)級(jí)封裝

(3D-SiP)方法具有如下主要優(yōu)點(diǎn):高密度集成

─大幅度地提高電子元器件的集成度，減小封裝的幾何尺寸，克服現(xiàn)有的二維系統(tǒng)級(jí)封裝(2D-SiP)和三維封裝堆疊(PoP)系統(tǒng)的不足，滿(mǎn)足微電子產(chǎn)品對(duì)于多功能和小型化的要求。提高電性能

─大幅度地縮短電互連的長(zhǎng)度，從而可以很好地解決出現(xiàn)在二維系統(tǒng)級(jí)芯片（SoC）技術(shù)中的信號(hào)延遲等問(wèn)題，提高電性能。多種功能集成

─可以把不同的功能芯片(如射頻、內(nèi)存、邏輯、數(shù)字和MEMS等)集成在一起實(shí)現(xiàn)電子元器件的多功能化。降低制造費(fèi)用

─TSV三維集成技術(shù)雖然目前在工藝上的成本較高，但是可以在元器件的總體水平上降低制造成本。Samsung利用

TSV技術(shù)堆疊的16G內(nèi)存芯片組IBM利用TSV技術(shù)堆疊的CPU和內(nèi)存芯片組

TSV三維集成技術(shù)是最近幾年半導(dǎo)體工業(yè)中最熱門(mén)的研究方向

--所有的大公司和著名研究機(jī)構(gòu)都在開(kāi)展這方面的技術(shù)研究和產(chǎn)品開(kāi)發(fā)。TSV三維集成技術(shù)可以創(chuàng)造出很多應(yīng)用

--從消費(fèi)電子到無(wú)線(xiàn)通訊，從生物到醫(yī)學(xué)，從航空航天到汽車(chē)電子等:

圖像傳感器為T(mén)SV的第一個(gè)實(shí)際應(yīng)用；

內(nèi)存，包括閃存（Flash）和動(dòng)態(tài)內(nèi)存（DRAM）將占據(jù)最大的市場(chǎng)；

微電機(jī)系統(tǒng)將是另一個(gè)主要應(yīng)用；

其它應(yīng)用包括射頻、發(fā)光二極管等。

TSV技術(shù)的應(yīng)用市場(chǎng)預(yù)測(cè)

(YoleDevelopment,2007)

四種主要的TSV工藝流程DRIE加工的不同深孔

含有電鍍銅TSV結(jié)構(gòu)的1/4晶圓

電鍍銅TSV結(jié)構(gòu)的切面圖

減薄到100微米的帶TSV結(jié)構(gòu)的晶圓

深孔刻蝕：DRIE絕緣層淀積：淀積絕緣性的SiO2/SiN/SiO2復(fù)合層

擴(kuò)散阻擋層淀積：化學(xué)鍍或?yàn)R射淀積TiW、TiN、TaN等種子層：化學(xué)鍍或?yàn)R射淀積Cu、W等深孔填孔：電鍍Cu、W打孔方式干法刻蝕激光燒蝕超聲微鉆孔示例優(yōu)點(diǎn)可形成V型孔無(wú)熱損傷和殘余應(yīng)力深度可以控制成本低不需要掩膜可形成V型孔不需要掩膜可形成V型孔缺點(diǎn)成本高需要掩膜有熱損傷和殘余應(yīng)力需自停止層不能并行加工成本高，

不能并行加工。擁有知識(shí)產(chǎn)權(quán)的公司和研究機(jī)構(gòu)IBM，Aviza，IMEC，Micron等Toshiba等IBM表

不同深孔加工方法的比較表

不同絕緣層材料比較材料二氧化硅氮氧化硅有機(jī)高分子聚合物優(yōu)點(diǎn)保形性保形性低殘余應(yīng)力保形性吸濕小電容小低熱應(yīng)力缺點(diǎn)高殘余應(yīng)力電容大電容大增加刻蝕步驟難以填充小孔表

用于晶圓減薄的不同粘接技術(shù)比較工藝蠟或膠水粘接干式膠貼粘接靜電吸盤(pán)示意圖優(yōu)點(diǎn)高溫下可使用保護(hù)易碎晶圓適用于表面不平整之晶圓表面平整度好低溫下無(wú)需清潔，高溫下殘留亦較少適于自動(dòng)化生產(chǎn)無(wú)溫度限制不使用粘接材料無(wú)需清潔缺點(diǎn)融蠟后有殘留蠟的化學(xué)性質(zhì)穩(wěn)定，不易被化學(xué)溶劑清洗粘接時(shí)間和脫模時(shí)間長(zhǎng)，工藝不易實(shí)現(xiàn)自動(dòng)化使用溫度不能超過(guò)130oC表面平整度差靜電可對(duì)芯片造成傷害表

四種主要精減薄方法的優(yōu)缺點(diǎn)比較工藝化學(xué)機(jī)械拋光濕法蝕刻干法蝕刻干法拋光示意圖減薄介質(zhì)懸浮硬質(zhì)顆粒氫氟酸＋硝酸＋乙酸氟氣硅質(zhì)研磨劑蝕刻速率1μm/min>10μm/min2μm/min1μm/min蝕刻效率低高中等低晶圓強(qiáng)度高高高高環(huán)境污染硬質(zhì)顆粒氮氧化物六氟化硫無(wú)運(yùn)營(yíng)成本高/中高低低基于機(jī)械化學(xué)拋光的晶圓減薄方法

晶圓減薄方法

--把機(jī)械磨削、化學(xué)機(jī)械拋光、和干法刻蝕有機(jī)地結(jié)合，并建立它們之間的優(yōu)化比例關(guān)系，以保證晶圓既能減薄到要求的厚度，又能具有足夠的強(qiáng)度

。機(jī)械磨削化學(xué)機(jī)械拋光（CMP）干法刻蝕暴露TSV結(jié)構(gòu)設(shè)計(jì)顧問(wèn)磨削厚度拋光厚度刻蝕厚度厚度比參數(shù)優(yōu)化指導(dǎo)試驗(yàn)晶圓表

部分TSV填孔方法比較填孔材料銅鎢多晶硅沉積方法電鍍印刷CVDLPCVD優(yōu)點(diǎn)電阻低熱性能好電阻低成本低無(wú)需種子層缺點(diǎn)電鍍時(shí)間長(zhǎng)成本高電遷徙可靠性很難填充深孔電阻大熱性能不好擁有知識(shí)產(chǎn)權(quán)的公司和研究機(jī)構(gòu)Intel，IBM,TI,ST,Toshiba，Samsung等MIT,IBM,IZM,Infenion，Philips等Leti,NEC,OKI,Elpida,東北大學(xué)等表三種芯片/晶圓的鍵合方法比較堆疊方法工藝變動(dòng)彈性良品率產(chǎn)量制造成本晶圓/晶圓低低高高芯片/晶圓中中中中芯片/芯片高高低低芯片/晶圓鍵合方法

--利用固液擴(kuò)散低溫鍵合。Cu-Sn、Au-Sn、Ni-Sn

基于脈沖激光的芯片/晶圓鍵合方法芯片/晶圓鍵合方法

--利用脈沖激光在TSV結(jié)構(gòu)間形成一層金屬化合物，把芯片/晶圓鍵合在一起。該方法具有工藝簡(jiǎn)單、成本低、產(chǎn)量高和可靠性好等優(yōu)點(diǎn)。脈沖激光源脈沖激光堆疊芯片高分子硅通孔夾具晶圓/芯片晶圓絕緣層粘接層金屬1金屬2高分子材料脈沖激光新型存儲(chǔ)模組:優(yōu)良的電學(xué)性能

--ASIC、DRAM和

Flash間的電互連縮短至少兩倍以上，電性能(比如內(nèi)存的讀寫(xiě)速度)將會(huì)被大大地提高。超小的總體尺寸--沒(méi)有金線(xiàn)鍵合、晶圓厚度減薄、沒(méi)有襯墊，可縮小封裝的總體尺寸至少50%，而內(nèi)存的容量還會(huì)增加至少一倍。多功能三維集成系統(tǒng)

--可以三維集成ASIC、DRAM和Flash芯片而形成一個(gè)獨(dú)立系統(tǒng)模組。

混合連接技術(shù)

--利用側(cè)面基板連接所有芯片的非共用信號(hào)，利用TSV連接所有的共用信號(hào)。

不同芯片尺寸失配補(bǔ)償技術(shù)

--把芯片放置在晶圓載體上，利用高分子材料補(bǔ)償芯片尺寸的大小，利用重新分布層建立互連。

利用TSV技術(shù)三維堆疊的多功能靜態(tài)芯片組

對(duì)稱(chēng)的封裝結(jié)構(gòu)

--硅中介層幫助屏蔽RF和ASIC芯片間可能的電磁干擾；封裝總體對(duì)稱(chēng)，沒(méi)有明顯的熱失配問(wèn)題，具有很好的可靠性。不同芯片尺寸失配補(bǔ)償技術(shù)

--可以用補(bǔ)償技術(shù)制作出尺寸一致的芯片。新型胎壓監(jiān)測(cè)模塊:

超小的總體尺寸

--因?yàn)锳SIC和MEMS芯片被三維集成在一起，沒(méi)有金線(xiàn)鍵合，封裝的總體尺寸會(huì)被大幅度地減小。優(yōu)良的電學(xué)和動(dòng)態(tài)特性