時(shí)序電路測(cè)試研究

實(shí)驗(yàn)五時(shí)序電路測(cè)試研究1．掌握常用時(shí)序電路分析，設(shè)計(jì)及測(cè)試方法。2．訓(xùn)練獨(dú)立進(jìn)行實(shí)驗(yàn)的技能。一、實(shí)驗(yàn)?zāi)康亩?shí)驗(yàn)儀器1、數(shù)字電路實(shí)驗(yàn)箱一臺(tái)2、雙蹤示波器3、器件74LS73雙J—K觸發(fā)器2片74LS175四D觸發(fā)器1片74LS10三輸入端三與非門1片74LS00二輸入端四與非門1片時(shí)序邏輯電路的概念（1）

特點(diǎn)

結(jié)構(gòu)框圖

在時(shí)序電路中任一時(shí)刻的穩(wěn)態(tài)輸出，不僅取決于當(dāng)時(shí)的輸入，還取決于電路原先的狀態(tài)。外加輸入信號(hào)觸發(fā)器組狀態(tài)輸出信號(hào)組合邏輯電路觸發(fā)器組存儲(chǔ)電路時(shí)序電路輸出觸發(fā)器組的驅(qū)動(dòng)信號(hào)時(shí)序邏輯電路的概念（2）分類按邏輯功能可分為：

按狀態(tài)變化的特點(diǎn)可分為：按電路輸出信號(hào)的特性可分為計(jì)數(shù)器寄存器順序脈沖發(fā)生器同步時(shí)序邏輯電路：異步時(shí)序邏輯電路：Mealy(米里)型：Moore(摩爾)型：---電路中所有觸發(fā)器具有相同時(shí)鐘---電路中觸發(fā)器具有不同時(shí)鐘芯片引腳圖特別注意：74LS73引腳11是GND，引腳4是VCC四、實(shí)驗(yàn)內(nèi)容1、異步二進(jìn)制計(jì)數(shù)器1、異步二進(jìn)制計(jì)數(shù)器四、實(shí)驗(yàn)內(nèi)容每當(dāng)Q2由1變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；工作原理：4個(gè)JK觸發(fā)器都接成T’觸發(fā)器。每來(lái)一個(gè)CP的下降沿時(shí)，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)Q3由1變0，F(xiàn)F4向相反的狀態(tài)翻轉(zhuǎn)一次。（2）由CP端輸入單脈沖，測(cè)試并記錄Q1—Q4端狀態(tài)及波形。

Q1到Q4端的狀態(tài)圖為：計(jì)數(shù)順序Q4Q3Q2Q1計(jì)數(shù)順序Q4Q3Q2Q10819210311412513614715Q1到Q4端的波形圖為：CPQ1Q2Q3Q4（3）試將異步二進(jìn)制加法計(jì)數(shù)改為減法計(jì)數(shù)，參考加法計(jì)數(shù)器，要求實(shí)驗(yàn)并記錄。二進(jìn)制減法計(jì)數(shù)器的電路圖如下：由CP端輸入單脈沖，測(cè)試并記錄Q1—Q4端狀態(tài)及波形。二進(jìn)制減法計(jì)數(shù)器的狀態(tài)表為：計(jì)數(shù)順序Q4Q3Q2Q1計(jì)數(shù)順序Q4Q3Q2Q10819210311412513614715二進(jìn)制減法計(jì)數(shù)器的波形圖為：CPQ1Q2Q3Q42．異步二一十進(jìn)制加法計(jì)數(shù)器（1）按圖5．2接線。

QA、QB、QC、QD4個(gè)輸出端分別接發(fā)光二極管顯示，CP端接連續(xù)脈沖或單脈沖。由CP端輸入單脈沖，異步二一十進(jìn)制加法計(jì)數(shù)器的狀態(tài)表為：計(jì)數(shù)順序QAQBQCQD計(jì)數(shù)順序QAQBQCQD0819210311412513614715在CP端接連續(xù)脈沖．CP、QA、QB、QC及QD的波形圖為：CPQAQBQCQD集成數(shù)碼寄存器74LS175的功能:RD是異步清零控制端。D0～D3是并行數(shù)據(jù)輸入端，CP為時(shí)鐘脈沖端。Q0～Q3是并行數(shù)據(jù)輸出端。0111RD清零×↑10CP時(shí)鐘××××d0d1d2d3××××××××D0D1D2D3輸入0000d0d1d2d3保持保持Q0Q1Q2Q3輸出工作模式異步清零數(shù)碼寄存數(shù)據(jù)保持?jǐn)?shù)據(jù)保持74LS175的功能表

3．?dāng)?shù)碼寄存器——存儲(chǔ)二進(jìn)制數(shù)碼的時(shí)序電路組件

3．自循環(huán)移位寄存器——環(huán)形計(jì)數(shù)器（1）按圖5．3接線，將A、B、C、D置為1000，用單脈沖計(jì)數(shù)，記錄各觸發(fā)器狀態(tài)。RABCD

3．自循環(huán)移位寄存器——環(huán)形計(jì)數(shù)器（1）改為連續(xù)脈沖計(jì)數(shù)，并將其中一個(gè)狀態(tài)為“0”的觸發(fā)器置為“1”。觀察計(jì)數(shù)器能否正常

3．自循環(huán)移位寄存器——環(huán)形計(jì)數(shù)器（2）74LS10的引腳圖

3．自循環(huán)移位寄存器——環(huán)形計(jì)數(shù)器（2）按圖5．4接線，與非門用74LS10三輸入端三與非門重復(fù)上述實(shí)驗(yàn)，對(duì)比實(shí)驗(yàn)結(jié)果，總結(jié)關(guān)于自啟動(dòng)的體會(huì)。111213RABCD

3．自循環(huán)移位寄存器——環(huán)形計(jì)數(shù)器由此可知，為了避免在實(shí)驗(yàn)中出現(xiàn)無(wú)效狀態(tài)，在實(shí)驗(yàn)的最后就要檢查電路是否具有“自啟動(dòng)能力”，只有具有了自啟動(dòng)能力電路才能進(jìn)入有效狀態(tài)。五、實(shí)驗(yàn)報(bào)告1.畫出實(shí)驗(yàn)內(nèi)容要求的波形及記錄表格。

2.總結(jié)時(shí)序電路特點(diǎn)。下次預(yù)習(xí)內(nèi)容實(shí)驗(yàn)六集成計(jì)數(shù)器及寄存器1.查找手冊(cè)，熟悉74LS90的管腳排列及邏輯功能。2.掌握用反饋歸零法設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器的方法。3.思考題：（1）欲構(gòu)成二進(jìn)制計(jì)數(shù)器，計(jì)數(shù)脈沖接至哪一個(gè)CP端？（2）欲構(gòu)成五進(jìn)制計(jì)數(shù)器，計(jì)數(shù)脈沖接至哪一個(gè)CP端？（3）欲構(gòu)成二-五-十進(jìn)制（8421碼十進(jìn)制）計(jì)數(shù)器，CP0、CP1如何連接？預(yù)