第六章時(shí)序邏輯電路

6.1概述6.2時(shí)序邏輯電路的分析方法6.3若干常用的時(shí)序邏輯電路6.4時(shí)序邏輯電路的設(shè)計(jì)方法6.5時(shí)序邏輯電路中的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象（自學(xué)）第六章時(shí)序邏輯電路2本章目標(biāo)要求掌握時(shí)序邏輯電路的分析方法理解時(shí)序邏輯電路的特點(diǎn)掌握時(shí)序邏輯電路的設(shè)計(jì)方法掌握應(yīng)用集成計(jì)數(shù)器，設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器的方法理解寄存器和順序脈沖發(fā)生器的結(jié)構(gòu)和工作原理3組合邏輯電路的特點(diǎn)：（CombinationLogiccircuit）

任一時(shí)刻的穩(wěn)態(tài)輸出僅決定于該時(shí)刻的輸入信號(hào)，而與電路原來的狀態(tài)無關(guān)。

凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來的狀態(tài)有關(guān)。簡(jiǎn)稱為時(shí)序電路。時(shí)序邏輯電路的特點(diǎn)：（sequentialLogiccircuit）6.1.1時(shí)序邏輯電路的特點(diǎn)6.1概述電路在某一給定時(shí)刻的輸出取決于該時(shí)刻電路的輸入還取決于前一時(shí)刻電路的狀態(tài)由觸發(fā)器保存4存儲(chǔ)電路（主要是觸發(fā)器，必不可少）組合邏輯電路（可選）時(shí)序邏輯電路的構(gòu)成：一般結(jié)構(gòu)框圖組合邏輯電路x1xi...q1y1yj...z1存儲(chǔ)電路zk......ql輸入信號(hào)輸出信號(hào)驅(qū)動(dòng)信號(hào)狀態(tài)變量

時(shí)序電路必然具有記憶功能，因而組成時(shí)序電路的基本單元是觸發(fā)器。5組合邏輯電路x1xi...q1y1yj...z1存儲(chǔ)電路zk......ql信號(hào)之間的邏輯關(guān)系可用以下方程描述：輸出方程驅(qū)動(dòng)方程......狀態(tài)方程...qn表示觸發(fā)器的原態(tài)，qn+1表示次態(tài)方程的向量形式6輸入方程：描述觸發(fā)器邏輯功能的邏輯表達(dá)式。驅(qū)動(dòng)方程：（激勵(lì)方程）觸發(fā)器輸入信號(hào)的邏輯表達(dá)式。時(shí)鐘方程：控制時(shí)鐘CLK的邏輯表達(dá)式。狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達(dá)式。

驅(qū)動(dòng)方程代入特性方程得狀態(tài)方程。輸出方程：輸出變量的邏輯表達(dá)式。邏輯方程組7按各觸發(fā)器接收時(shí)鐘信號(hào)的不同分為：

同步時(shí)序電路：各觸發(fā)器狀態(tài)的變化都在同一時(shí)鐘信號(hào)作用下同時(shí)發(fā)生。

異步時(shí)序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時(shí)鐘信號(hào)，也可能完全沒有公共的時(shí)鐘信號(hào)。時(shí)序邏輯電路的分類：同步電路QQ1J1KQQ1J1KQQ1J1K1Q0Q1Q2FCLK8異步電路QQ1J1KQQ1J1KQQ1J1K1Q0Q1Q2CLKQ1111按各觸發(fā)器接收時(shí)鐘信號(hào)的不同分為：

同步時(shí)序電路：各觸發(fā)器狀態(tài)的變化都在同一時(shí)鐘信號(hào)作用下同時(shí)發(fā)生。

異步時(shí)序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時(shí)鐘信號(hào)，也可能完全沒有公共的時(shí)鐘信號(hào)。9按輸出方式可分為米利型時(shí)序邏輯電路穆爾型時(shí)序邏輯電路輸出不僅取決于存儲(chǔ)電路的狀態(tài)，而且還決定于電路當(dāng)前的輸入。輸出僅決定于存儲(chǔ)電路的狀態(tài)，與電路當(dāng)前的輸入無關(guān)。106.1.2時(shí)序邏輯電路的表示方法邏輯表達(dá)式狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖時(shí)序波形圖（時(shí)序圖）卡諾圖硬件描述語言(VHDL、PLD）用來描述電路狀態(tài)轉(zhuǎn)換全過程的工具116-2時(shí)序邏輯電路的分析方法分析：給定觸發(fā)器構(gòu)成的電路圖，分析電路功能。

即找出電路狀態(tài)和輸出信號(hào)在輸入信號(hào)和時(shí)鐘信號(hào)作用下的變化規(guī)律，從而確定其功能。步驟：分析電路組成，寫出三個(gè)向量方程。根據(jù)電路圖，寫出驅(qū)動(dòng)方程、時(shí)鐘方程和輸出方程。求出狀態(tài)方程將驅(qū)動(dòng)方程帶入特性方程得狀態(tài)方程。求出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖分析邏輯功能（注：分析同步時(shí)序電路時(shí)可不寫時(shí)鐘方程）12【例6-1】試分析圖示同步時(shí)序邏輯電路的邏輯功能。FF0、FF1、FF2是3個(gè)JK觸發(fā)器，時(shí)鐘脈沖為下降沿觸發(fā)QQ1J1KQQ1J1KQQ1J1K1Q0Q1Q2FCLK【解】(1)寫出驅(qū)動(dòng)方程和輸出方程FF0FF1FF213(2)求出狀態(tài)方程(3)求出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖CLKQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y123456000001010011100101001010011100101000000001設(shè)初態(tài)為：代入狀態(tài)方程得次態(tài)：代入輸出方程得輸出：將這一結(jié)果作為新的初態(tài)，即001，代入狀態(tài)方程，又得到一組次態(tài)和輸出：010，F(xiàn)=0；輸出是針對(duì)觸發(fā)器現(xiàn)態(tài)Qn，而不是針對(duì)Qn+114CLKQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y1234561200000101001110010111011100101001110010100011100000000101Q2Q1Q0=110、111？？？設(shè)：Q2nQ1nQ0n=110，得：Q2n＋1Q1n＋1Q0n＋1＝111，F(xiàn)=0設(shè)：Q2nQ1nQ0n=111，得：Q2n＋1Q1n＋1Q0n＋1＝000，F(xiàn)=1將其補(bǔ)充入表，得完整的狀態(tài)轉(zhuǎn)換表。問題：狀態(tài)轉(zhuǎn)換圖用圓圈表示電路的狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁注明狀態(tài)轉(zhuǎn)換前的輸入和輸出。斜線左表示輸入，右表示輸出0110000010101011001111100000110Q2Q1Q0Y015時(shí)序圖在時(shí)鐘作用下，輸出和電路狀態(tài)隨時(shí)間變化的波形圖即時(shí)序圖。CLKQ0Q1Q2F12345671000100010110001101000可以看出，每經(jīng)過6個(gè)時(shí)鐘脈沖，狀態(tài)循環(huán)變化一次，故此電路具有對(duì)時(shí)鐘脈沖計(jì)數(shù)的功能。當(dāng)計(jì)到最大數(shù)101時(shí)，輸出為1，由101回到000時(shí)，輸出又變?yōu)?。故是一個(gè)六進(jìn)制計(jì)數(shù)器，F(xiàn)為進(jìn)位輸出(4)分析邏輯功能16000~101這六個(gè)狀態(tài)為有效狀態(tài)，構(gòu)成有效循環(huán)。110和111為無效狀態(tài)，在時(shí)鐘信號(hào)作用下可以進(jìn)入有效循環(huán)，表明電路能夠自啟動(dòng)。注：若不能自啟動(dòng)，可修改電路設(shè)計(jì)；或增加復(fù)位信號(hào)（利用直接置0、置1端）。0110000010101011001111100000110Q2Q1Q0Y0例6.2.3分析圖6.2.3所示的時(shí)序邏輯電路的功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。圖6.2.3解：（1）驅(qū)動(dòng)方程：（2）狀態(tài)方程D觸發(fā)器的特性方程為Qn+1＝D，得（3)輸出方程：圖6.2.3(4）狀態(tài)轉(zhuǎn)換表：A＝0時(shí)為4進(jìn)制加法計(jì)數(shù)器A＝1時(shí)為4進(jìn)制減法計(jì)數(shù)器可以合成一個(gè)狀態(tài)轉(zhuǎn)換表為：A＝0時(shí)A＝1時(shí)故此電路為有輸入控制的邏輯電路，為可控計(jì)數(shù)器，A＝0為加法計(jì)數(shù)器，A＝1為減法計(jì)數(shù)器。（5)狀態(tài)轉(zhuǎn)換圖：圖6.2.4電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)轉(zhuǎn)換圖、狀態(tài)轉(zhuǎn)換表時(shí)序圖15時(shí)序電路的分析步驟：4時(shí)序邏輯電路的分析方法2將驅(qū)動(dòng)方程代入特性方程判斷電路邏輯功能,檢查自啟動(dòng)3計(jì)算解：（1）驅(qū)動(dòng)方程：圖6.2.106.2.時(shí)序邏輯電路的分析方法*6.2.3異步時(shí)序邏輯電路的分析方法(2)輸出方程：(3)各觸發(fā)器的時(shí)鐘信號(hào)：圖6.2.10clk（4）JK的特性方程為可得邏輯電路的狀態(tài)方程：(5)狀態(tài)轉(zhuǎn)換表此電路為異步十進(jìn)制計(jì)數(shù)器(6)狀態(tài)轉(zhuǎn)換圖注：由狀態(tài)轉(zhuǎn)換圖可知，10個(gè)狀態(tài)0000~1001是在循環(huán)內(nèi)，而其它的6個(gè)狀態(tài)1010~1111最終在時(shí)鐘作用下，都可以進(jìn)入此循環(huán)，具有這種特點(diǎn)的時(shí)序電路，稱為能夠自啟動(dòng)的時(shí)序電路。（7)時(shí)序圖：分析異步時(shí)序電路畫時(shí)序圖較方便29【例6-2】試分析圖示異步時(shí)序邏輯電路的邏輯功能。QQ1J1KQQ1J1KQQ1J1K1Q0Q1Q2CLKQ1111【解】(1)寫出驅(qū)動(dòng)方程、時(shí)鐘方程和輸出方程30(2)求出狀態(tài)方程下降沿有效下降沿有效下降沿有效(3)求出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時(shí)序圖分析異步時(shí)序電路畫時(shí)序圖較方便CLKQ0Q1Q2(4)分析邏輯功能五進(jìn)制計(jì)數(shù)器，無進(jìn)位輸出316.3.1寄存器和移位寄存器寄存器：由觸發(fā)器構(gòu)成，用于寄存二進(jìn)制數(shù)據(jù)的電路。一般是在時(shí)鐘信號(hào)控制下將數(shù)據(jù)寄存在觸發(fā)器中。一個(gè)觸發(fā)器能存放一位二進(jìn)制碼，N個(gè)觸發(fā)器構(gòu)成的寄存器可以存放N位二進(jìn)制碼。寄存器一般用D觸發(fā)器實(shí)現(xiàn)。寄存器廣泛應(yīng)用于計(jì)算機(jī)和其他數(shù)字系統(tǒng)中。6.3若干常用的時(shí)序邏輯電路根據(jù)有無移位功能，寄存器分為數(shù)碼寄存器和移位寄存器。32CP：接收脈沖（控制信號(hào)輸入端)輸出端

數(shù)碼輸入端

例：由四個(gè)D觸發(fā)器構(gòu)成的四位數(shù)碼寄存器工作原理：當(dāng)CP↑時(shí)，觸發(fā)器更新狀態(tài)，Q3Q2Q1Q0=D3D2D1D0，即接收輸入數(shù)碼并保存。并行輸入并行輸出一、數(shù)碼寄存器33常用4D型觸發(fā)器74LS75或74LS175、6D型觸發(fā)器74LS174、8D型觸發(fā)器74LS373等實(shí)現(xiàn)。74LS7574LS175（1）清零。，異步清零。即有：（2）送數(shù)。時(shí)，CLK上升沿送數(shù)。即有：（3）保持。在、CLK上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。34CLRDCPQCLRDCPQCLRDCPQCLRDCPQ1Q1D2Q2DGND4Q4D3Q3D時(shí)鐘清零UCC公用清零公用時(shí)鐘74LS175內(nèi)部結(jié)構(gòu)和管腳圖上升沿觸發(fā)的邊沿觸發(fā)器3574LS175功能表輸入輸出CPDQn+1RD011××0

1010

36分析題意：四人參加比賽，每人一個(gè)按鈕，其中一人按下按鈕后，相應(yīng)的指示燈亮。并且，其它按鈕再按下時(shí)不起作用。選用集成寄存器74LS175?！纠吭O(shè)計(jì)一個(gè)智力競(jìng)賽搶答電路。要求能鑒別出四路搶答信號(hào)中的第一個(gè)到來者，通過指示燈加以指示。并對(duì)隨后的其他信號(hào)不再傳輸和響應(yīng)?！窘狻孔ⅲ哼@里不是要求用單個(gè)觸發(fā)器設(shè)計(jì)電路設(shè)計(jì)思路：使用集成寄存器，接受第一個(gè)搶答信號(hào)，并利用其控制時(shí)鐘端，屏蔽其他搶答信號(hào)。37賽前先清零0輸出為零發(fā)光管不亮+5VD1D2D3D4

RDCP3清零CP12381反相端都為11開啟+5VD1D2D3D4

RDCP3清零CP1239若有一按鈕被按下，比如第一個(gè)鈕。=1=000被封這時(shí)其它按鈕被按下也沒反應(yīng)+5VD1D2D3D4

RDCP3清零CP1240二、移位寄存器移位寄存器首先是寄存器，故其能存儲(chǔ)數(shù)據(jù)；另外移位寄存器中的數(shù)據(jù)可以在時(shí)鐘信號(hào)控制下進(jìn)行左移或右移。串行輸入：

每輸入一個(gè)時(shí)鐘，輸入數(shù)據(jù)就移入一位到寄存器中，同時(shí)已存入的數(shù)據(jù)繼續(xù)左移或右移。速度慢并行輸入：

把全部數(shù)據(jù)同時(shí)輸入寄存器。速度快移位寄存器的輸入方式：41串行輸出：

每輸入一個(gè)時(shí)鐘，輸入數(shù)據(jù)就移出一位。速度慢并行輸出：

把全部數(shù)據(jù)同時(shí)輸出寄存器。速度快移位寄存器的輸出方式：串行輸入串行輸出串行輸入并行輸出并行輸入串行輸出并行輸入并行輸出四種移位寄存器實(shí)際的移位寄存器往往四種移位功能都有。42并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF243移位寄存器的一般組成當(dāng)CP上升沿到來時(shí)，觸發(fā)器狀態(tài)更新，次態(tài)為：例：設(shè)初始狀態(tài)為Q0Q1Q2Q3=0000，DI在4個(gè)CP周期內(nèi)輸入代碼1011，得狀態(tài)轉(zhuǎn)換表工作原理：Q0n+1=D0=DIQ1n+1=D1=Q0Q3n+1=D3=Q2Q2n+1=D2=Q100112031411→1→0→100001000010010101101D觸發(fā)器首尾相接，第一個(gè)D觸發(fā)器的輸入為串行輸入端，最后一個(gè)D觸發(fā)器的輸出為串行輸出端，所有觸發(fā)器的輸出并列作并行輸出端。CPDI1DC1Q0FF01DC1Q1FF11DC1Q2FF21DC1Q3FF3DO串行輸出串行輸入移位脈沖44右移寄存器波形圖12345678CP1111011DIQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出00010010010145DIQ1Q0Q2Q1Q3Q2DI雙向：右移和左移RIGHT/LEFT=1Q0→Q1→Q2→Q3左移RIGHT/LEFT=0右移Q0←Q1←Q2←Q3左移/右移控制端串行輸入端時(shí)鐘端串行輸出端D0

=DI，D1=Q0，D2=Q1，D3=Q2D0

=Q1，D1=Q2，D2=Q3，D3=DI用RIGHT/LEFT控制觸發(fā)器的D端四位雙向移位寄存器舉例46CLR74HC194

功能表右移串行輸入端左移串行輸入端右移串行輸出端左移串行輸出端功能控制端并行輸出端并行輸入端(置數(shù)端)4位雙向通用移位寄存器工作方式輸入輸出CLRCLKM1M0Q0Q1Q2Q3異步（直接）清零0×××0000保持1×00Q0Q1Q2Q3右移(從Q0向右移動(dòng))1↑01DSRQ0Q1Q2左移(從Q3向左移動(dòng))1↑10Q1Q2Q3DSL同步并入（置數(shù)）1↑11D0D1D2D3同步置數(shù)異步清零4748DSRD0D1D2D3DSLM1M0Q0Q1Q2Q3CLKCLR74HC194(1)DSRD0D1D2D3DSLM1M0Q0Q1Q2Q3CLKCLR74HC194(2)M1M0CLKCLR并行數(shù)據(jù)輸入并行數(shù)據(jù)輸出右移串行輸入左移串行輸入用兩片74HC194級(jí)聯(lián)構(gòu)成8位雙向移位寄存器右移串行輸出左移串行輸出49寄存器應(yīng)用實(shí)例1．?dāng)?shù)據(jù)顯示鎖存器在許多設(shè)備中常需要顯示計(jì)數(shù)器的計(jì)數(shù)值，計(jì)數(shù)值通常以8421BCD碼計(jì)數(shù)，并以七段數(shù)碼顯示器顯示。問題：如果計(jì)數(shù)器的計(jì)數(shù)速度高，人眼則無法辨認(rèn)顯示的字符。措施：在計(jì)數(shù)器和譯碼器之間加入鎖存器，就可控制數(shù)據(jù)顯示的時(shí)間。50若鎖存信號(hào)C＝1時(shí)，計(jì)數(shù)器的輸出數(shù)據(jù)可通過鎖存器到達(dá)譯碼顯示電路；若鎖存信號(hào)C＝0時(shí)，數(shù)據(jù)被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。512．序列脈沖信號(hào)發(fā)生器序列脈沖信號(hào)是在同步脈沖的作用下，按一定周期循環(huán)產(chǎn)生的一組二進(jìn)制信號(hào)。如111011101110…，每隔4位重復(fù)一次1110，稱為4位序列脈沖信號(hào)。序列脈沖信號(hào)廣泛用于數(shù)字設(shè)備測(cè)試、通信和遙控中的識(shí)別信號(hào)或基準(zhǔn)信號(hào)等。52M1M0=01，為右移方式，Q3經(jīng)非門接DSR，同時(shí)Q3作為OUT。首先令CR＝0，輸出端全為零，則DSR為1；CP↑，DSR數(shù)據(jù)右移，Q3的輸出依次為0000111100001111…電路產(chǎn)生的8位序列脈沖信號(hào)為00001111531234CP1S0S112CP2應(yīng)用舉例：分析圖示電路的功能，指出在圖示CP、S1、S0信號(hào)下，Y與M、N的關(guān)系。m0m1m2m3(M)Q0Q1Q2Q3RDS1S0DIRCP194D0D1D2D3Q0Q1Q2Q3CP194RDS1S0DIRA0A1A2A3B0B1B2B3S3S2S1S074283A0A1A2A3B0B1B2B3COCI74283Q0Q1Q2Q3D0D1D2D3RDS1S0DIRCP194Q0Q1Q2Q3D0D1D2D3CP194RDS1S0DIRS3S2S1S0COCIy3y2y1y0y7y6y5y4CS1S01(Y)(Y)n0n1n2n3(N)D0D1D2D3A0A7B0B7CP1CP254兩片74LS283構(gòu)成8位全加器，實(shí)現(xiàn):A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0=CY7Y6Y5Y4Y3Y2Y1Y0上面兩片74LS194A級(jí)聯(lián)實(shí)現(xiàn)8位右移移位寄存器，其輸出是加法器的輸入A；下面兩片74LS194A級(jí)聯(lián)實(shí)現(xiàn)8位右移移位寄存器，其輸出是加法器的輸入B；解：分析電路結(jié)構(gòu)：故該電路是將兩個(gè)8位移位寄存器的數(shù)據(jù)相加的運(yùn)算電路。55開始，移位寄存器的S1S0=11，故t=t1時(shí)，CP↑，置數(shù)，A7A6A5A4A3A2A1A0=0000m3m2m1m0B7B6B5B4B3B2B1B0=0000n3n2n1n0然后，移位寄存器的S1S0=01，故t=t2，CP↑，右移，相當(dāng)于乘2，A7A6A5A4A3A2A1A0=000m3m2m1m00＝2×MB7B6B5B4B3B2B1B0=000n3n2n1n00=2×N4個(gè)CP1脈沖后，A7A6A5A4A3A2A1A0=8×M2個(gè)CP2脈沖后，B7B6B5B4B3B2B1B0=2×N故結(jié)果為Y=8M+2N566.3.2計(jì)數(shù)器計(jì)數(shù)器是用于累計(jì)輸入脈沖個(gè)數(shù)的電路。計(jì)數(shù)脈沖可以是周期性脈沖，也可以是非周期性脈沖，它通常加在計(jì)數(shù)器的時(shí)鐘輸入端，作為計(jì)數(shù)器的時(shí)鐘脈沖。計(jì)數(shù)器不僅能對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計(jì)數(shù)器廣泛應(yīng)用在計(jì)算機(jī)、數(shù)控裝置及各種數(shù)字儀表中。57計(jì)數(shù)器分類

1．按計(jì)數(shù)器中觸發(fā)器觸發(fā)方式來分：

異步計(jì)數(shù)器：計(jì)數(shù)脈沖只加到部分觸發(fā)器的時(shí)鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號(hào)則由電路內(nèi)部提供，應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計(jì)數(shù)器，稱作異步計(jì)數(shù)器。

同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器的時(shí)鐘信號(hào)輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器，稱作同步計(jì)數(shù)器。58

2．按計(jì)數(shù)過程中計(jì)數(shù)器輸出數(shù)碼的變化規(guī)律分

加法計(jì)數(shù)器：隨著計(jì)數(shù)脈沖的輸入作遞增計(jì)數(shù)的電路稱作加法計(jì)數(shù)器。

減法計(jì)數(shù)器：隨著計(jì)數(shù)脈沖的輸入作遞減計(jì)數(shù)的電路稱作減法計(jì)數(shù)器。

加/減計(jì)數(shù)器：在加/減控制信號(hào)作用下，可遞增計(jì)數(shù)，也可遞減計(jì)數(shù)的電路，稱作加/減計(jì)數(shù)器，又稱可逆計(jì)數(shù)器。也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進(jìn)行特殊跳轉(zhuǎn)，狀態(tài)轉(zhuǎn)換圖中構(gòu)成封閉的計(jì)數(shù)環(huán)。593．按計(jì)數(shù)器的編碼方式來分

二進(jìn)制計(jì)數(shù)器：計(jì)數(shù)值采用二進(jìn)制編碼。

二-十進(jìn)制計(jì)數(shù)器：計(jì)數(shù)值采用BCD碼。

格雷碼計(jì)數(shù)器：計(jì)數(shù)值采用格雷碼。604．按計(jì)數(shù)器的容量來分

十進(jìn)制計(jì)數(shù)器：計(jì)數(shù)器的狀態(tài)數(shù)為十。

六十進(jìn)制計(jì)數(shù)器：計(jì)數(shù)器的狀態(tài)數(shù)為六十。

︰（任意進(jìn)制計(jì)數(shù)器）

︰61計(jì)數(shù)器的模計(jì)數(shù)器的狀態(tài)個(gè)數(shù)叫做模（Modulus）m個(gè)狀態(tài)的計(jì)數(shù)器叫模m計(jì)數(shù)器計(jì)數(shù)器模和計(jì)數(shù)容量相等計(jì)數(shù)器的構(gòu)成可以用觸發(fā)器構(gòu)成也可以直接使用集成計(jì)數(shù)器集成計(jì)數(shù)器分類同步計(jì)數(shù)器異步計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器62用T觸發(fā)器構(gòu)成同步計(jì)數(shù)器的原理：以四位同步二進(jìn)制計(jì)數(shù)器為例分析計(jì)數(shù)規(guī)律(加法)CPQ3Q2Q1Q00

00001

00012

00103

00114

01005

01016

01107

01118

10009

100110

101011

101112

110013

110114

111015

1111Q0每來一個(gè)時(shí)鐘脈沖反相一次Q1在Q0=1時(shí),再來一個(gè)時(shí)鐘,反相一次Q2在Q1Q0=11時(shí),再來一個(gè)時(shí)鐘,反相一次Q3在Q2Q1Q0=111時(shí),再來一個(gè)時(shí)鐘,反相一次T觸發(fā)器的特點(diǎn):當(dāng)T=1時(shí),再來一個(gè)時(shí)鐘,反相一次結(jié)論:當(dāng)?shù)臀蝗珵?時(shí),再來一個(gè)時(shí)鐘,高位反相一次一、同步計(jì)數(shù)器63例：T觸發(fā)器構(gòu)成的四位同步二進(jìn)制計(jì)數(shù)器電路采用JK觸發(fā)器，令J=K=T，構(gòu)成T觸發(fā)器驗(yàn)證分析:寫出三組方程列出狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，時(shí)序圖驅(qū)動(dòng)方程狀態(tài)方程輸出方程64CPQ3Q2Q1Q0

C00000 010001 020010 030011 040100 050101 060110 070111 081000 091001 0101010 0111011 0121100 0131101 0141110 0151111 1160000 000000000100010000110010000101001100011101000110001011010100100101111011100110101狀態(tài)轉(zhuǎn)換表Q3Q2Q1Q0C狀態(tài)轉(zhuǎn)換圖65同時(shí)可以看出，若CP的頻率為f0，則Q0、Q1、Q2、Q3的頻率分別為1/2f0

、1/4f0

、1/8f0

、1/16f0

，所以也稱計(jì)數(shù)器為分頻器。每輸入16個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器工作一個(gè)循環(huán)，并在輸出端產(chǎn)生一個(gè)進(jìn)位輸出信號(hào)，所以稱十六進(jìn)制計(jì)數(shù)器，或稱其計(jì)數(shù)容量為十六。C時(shí)序圖Q1Q2Q3CPQ0661.同步四位二進(jìn)制計(jì)數(shù)器74HC161計(jì)數(shù)狀態(tài)輸出并行輸入計(jì)數(shù)脈沖輸入計(jì)數(shù)使能輸入清零端置數(shù)端進(jìn)位輸出端Q3Q2Q1Q0D3D2D1D074161EPETCPCOLDCR異步清零、同步預(yù)置數(shù)、四位二進(jìn)制碼加法計(jì)數(shù)器，計(jì)數(shù)容量為十六。6774HC161的功能表

工作方式輸入輸出CRCPLDEPETD3~D0Q3~Q0異步清零0×××××0000同步預(yù)置數(shù)1↑0××d3~d0d3~d0計(jì)數(shù)1↑111×加法計(jì)數(shù)保持1×101×保持(CO保持)1×1×0×保持(CO=0)異步清0功能最優(yōu)先同步并行置數(shù)CP上升沿計(jì)數(shù)68同步16進(jìn)制加法計(jì)數(shù)器異步清零同步置數(shù)74161的時(shí)序圖690111X保持X011X保持(CO=0)XX01并行輸入1111計(jì)數(shù)EPETLDCRCLK功能

XXX0清零同步四位二進(jìn)制計(jì)數(shù)器74HC163和74HC161的區(qū)別是清零方式是同步，其他與74HC161相同同步清零同步置數(shù)70同步16進(jìn)制加法計(jì)數(shù)器同步清零同步置數(shù)74163的時(shí)序圖71用兩片74HC161級(jí)聯(lián)構(gòu)成同步8位二進(jìn)制（256進(jìn)制）加法計(jì)數(shù)器a.并行進(jìn)位法CP12341213141516CO11D0D1D2D3Q0Q1Q2Q374161(1)PTCPCOLDRD1D0D1D2D3Q0Q1Q2Q374161(2)PTCPCOLDRD1CO1CO2CP72用兩片74HC161級(jí)聯(lián)構(gòu)成同步8位二進(jìn)制（256進(jìn)制）加法計(jì)數(shù)器b.串行進(jìn)位法CPCP12341213141516CO11D0D1D2D3Q0Q1Q2Q374161(1)PTCPCOLDRD1CO1D0D1D2D3Q0Q1Q2Q374161(1)PTCPCOLDRD1CO2173與74HC161的唯一區(qū)別是計(jì)數(shù)容量為十進(jìn)制，其它都相同。當(dāng)計(jì)數(shù)值為1001時(shí)，進(jìn)位輸出CO=1，計(jì)數(shù)值為其它值時(shí)，CO=0。2.同步十進(jìn)制集成計(jì)數(shù)器74HC160同步十進(jìn)制集成計(jì)數(shù)器74HC162同步十進(jìn)制加法計(jì)數(shù)器同步清零同步置數(shù)減法計(jì)數(shù)器：6.3.2計(jì)數(shù)器原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：電路和狀態(tài)表如圖6.3.15所示每個(gè)觸發(fā)器都是聯(lián)成T觸發(fā)器。6.3.2計(jì)數(shù)器圖6.3.15763.可逆集成計(jì)數(shù)器可逆集成計(jì)數(shù)器又稱加/減計(jì)數(shù)器單時(shí)鐘結(jié)構(gòu)：只有一個(gè)計(jì)數(shù)脈沖輸入端由加/減控制端控制加減計(jì)數(shù)例：74HC191、74HC169同步四位二進(jìn)制可逆計(jì)數(shù)器

74HC190、74HC168同步十進(jìn)制可逆計(jì)數(shù)器兩種雙時(shí)鐘結(jié)構(gòu)：有兩個(gè)計(jì)數(shù)脈沖輸入端（時(shí)鐘端）一個(gè)為加法計(jì)數(shù)脈沖輸入端一個(gè)為減法計(jì)數(shù)脈沖輸入端例：74HC193同步四位二進(jìn)制可逆計(jì)數(shù)器

74HC192同步十進(jìn)制可逆計(jì)數(shù)器77單時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器74HC190D0D1D2D3Q0Q1Q2Q374190SLDU/DCPICPOC/B計(jì)數(shù)狀態(tài)輸出并行輸入計(jì)數(shù)脈沖輸入加/減計(jì)數(shù)控制端計(jì)數(shù)使能輸入端置數(shù)端進(jìn)位/借位輸出端串行時(shí)鐘輸出端78同步十進(jìn)制可逆74HC190的功能表

工作方式輸入輸出CPLDSU/DD3~D0Q3~Q0異步預(yù)置數(shù)×0××d3~d0d3~d0保持×11××保持加法計(jì)數(shù)↑1

00×加法計(jì)數(shù)減法計(jì)減↑101×減法計(jì)數(shù)異步并行置數(shù)加法計(jì)數(shù)時(shí)(U/D=0)，當(dāng)Q3Q2Q1Q0=1001時(shí)，C/B=1；減法計(jì)數(shù)時(shí)(U/D=1)，當(dāng)Q3Q2Q1Q0=0000時(shí)，C/B=1；C/B：進(jìn)位/借位輸出端CPO：串行時(shí)鐘輸出C/B=1(有借進(jìn)位)，S=0(計(jì)數(shù)狀態(tài)下)，當(dāng)CPI=0時(shí)，CPO=0?？勺鬟M(jìn)位輸出時(shí)鐘7974190的時(shí)序圖同步十進(jìn)制加減計(jì)數(shù)器異步置數(shù)80雙時(shí)鐘四位二進(jìn)制同步可逆計(jì)數(shù)器74HC193Q3Q2Q1Q0CRLDD3D2D1D0CLKUCLKDBOCO74193計(jì)數(shù)狀態(tài)輸出并行輸入減法計(jì)數(shù)脈沖輸入加法計(jì)數(shù)脈沖輸入清零端置數(shù)端加法進(jìn)位輸出端減法借位輸出端8174HC193的功能表

工作方式輸入輸出CLKUCLKDCRLDD3~D0Q3~Q0異步清零××1××0000異步預(yù)置數(shù)××00d3~d0d3~d0加法計(jì)數(shù)↑1

01×加法計(jì)數(shù)減法計(jì)數(shù)1↑

01×減法計(jì)數(shù)異步清0功能最優(yōu)先高電平清0異步并行置數(shù)82主要功能異步清零：當(dāng)CR=1時(shí)，Q3Q2Q1Q0=0000；高電平有效異步置數(shù)：當(dāng)CR=0,LD=0時(shí)，Q3Q2Q1Q0=D3D2D1D0；加法計(jì)數(shù)：當(dāng)CR=0，CLKD=1時(shí)，對(duì)CLKU進(jìn)行加法計(jì)數(shù)當(dāng)計(jì)數(shù)值=1111時(shí)，且CLKU=0時(shí)，CO=0；進(jìn)位負(fù)脈沖其它計(jì)數(shù)值時(shí)，CO=1減法計(jì)數(shù)：當(dāng)CR=0，CLKU=1時(shí)，對(duì)CLKD進(jìn)行減法計(jì)數(shù)當(dāng)計(jì)數(shù)值=0000，且CLKD=0時(shí)，BO=0；借位負(fù)脈沖其它計(jì)數(shù)值時(shí)，BO=18374193的時(shí)序圖同步二進(jìn)制可逆計(jì)數(shù)器異步清零異步置數(shù)84異步計(jì)數(shù)器原理：用T’觸發(fā)器構(gòu)成CPQ3Q2Q1Q0

0 00001

00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111分析計(jì)數(shù)規(guī)律(加法)當(dāng)?shù)臀挥?變0時(shí)，高位反相一次。T’觸發(fā)器的特點(diǎn)：來一個(gè)時(shí)鐘反相一次故可以用低位輸出做高位的時(shí)鐘信號(hào)①用下降沿翻轉(zhuǎn)的T’觸發(fā)器②用上升沿翻轉(zhuǎn)的T’觸發(fā)器二、異步集成計(jì)數(shù)器85分析：畫出時(shí)序圖可見可以完成二進(jìn)制加法計(jì)數(shù)，計(jì)數(shù)容量為八進(jìn)制三位二進(jìn)制異步加法計(jì)數(shù)器電路Q1(CP2)Q2Q0(CP1)CP0CP01JC11K1JC11K1JC11KQ01Q1Q2CP1CP2FF0FF1FF2異步二進(jìn)制減法計(jì)數(shù)器6.3.2計(jì)數(shù)器構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q端或Q

端。在末位-1時(shí)，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)圖6.3.27是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制減法計(jì)數(shù)器的邏輯電路。波形如圖所示6.3.2計(jì)數(shù)器圖6.3.2788二-八-十六進(jìn)制異步集成計(jì)數(shù)器74HC293異步二-八-十六進(jìn)制加法計(jì)數(shù)器異步清零四個(gè)T觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器八進(jìn)制計(jì)數(shù)器內(nèi)部結(jié)構(gòu)CLK0Q0CLK1Q1Q2Q3Q1TRDC1Q1TRDC1Q1TRDC1Q1TRDC1R01R02118974HC293內(nèi)部含有兩個(gè)獨(dú)立的計(jì)數(shù)電路：一個(gè)是二進(jìn)制計(jì)數(shù)器(CP0為其時(shí)鐘，Q0為其輸出端)，另一個(gè)是八進(jìn)制計(jì)數(shù)器(CP1為其時(shí)鐘，Q3Q2Q1為其輸出端)外部時(shí)鐘CP送到CP0

，將CP1與Q0連接，則構(gòu)成十六進(jìn)制計(jì)數(shù)器。二-八-十六進(jìn)制集成計(jì)數(shù)器74HC293將計(jì)數(shù)器適當(dāng)改接，可構(gòu)成多種進(jìn)制的計(jì)數(shù)器R01R02Q0Q1Q2Q374293CP0CP1清零端9074HC293的功能表

輸入工作方式CP0CP1R01R01××11異步清零↓00×FF0計(jì)數(shù)↓0×00↓0×FF1~

FF3計(jì)數(shù)0↓×091二-五-十進(jìn)制計(jì)數(shù)器74HC290清0端74HC290內(nèi)部含有兩個(gè)獨(dú)立的計(jì)數(shù)電路：一個(gè)是二進(jìn)制計(jì)數(shù)器(CP0為其時(shí)鐘，Q0為其輸出端)，另一個(gè)是五進(jìn)制計(jì)數(shù)器(CP1為其時(shí)鐘，Q3Q2Q1為其輸出端)外部時(shí)鐘CP送到CP0

，將CP1與Q0連接，則構(gòu)成十進(jìn)制計(jì)數(shù)器。將計(jì)數(shù)器適當(dāng)改接，可構(gòu)成多種進(jìn)制的計(jì)數(shù)器R01R02Q0Q1Q2Q374290CP0CP1S91S92置9端92Q0JKCP0Q0CP1Q2Q1JKJKQ3Q3JKQ1Q2Q3清0置9R0(1)R0(2)1S9(2)S9(1)1原理電路圖：由4個(gè)JK觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器五進(jìn)制計(jì)數(shù)器93級(jí)聯(lián)法R0(1)R0(2)S9(2)S9(1)Q0JKCP0Q0CP1Q2Q1JKJKQ3Q3JKQ1Q2Q3十進(jìn)制計(jì)數(shù)器fCP1=1/2fCP011外接！9474HC290的功能表歸納：1.74HC290在“計(jì)數(shù)狀態(tài)”或“清零狀態(tài)”時(shí)，均要求S9(1)和S9(2)中至少有一個(gè)必須為“0”。2.只有在R0(1)和R0(2)同時(shí)為“1”時(shí)，它才進(jìn)入“清零狀態(tài)”。110X000011X00000R0(1)R0(2)S9(1)S9(2)Q3Q2Q1Q00X0X0XX0X00XX0X0計(jì)數(shù)狀態(tài)0X111001X011100195幾種常用的集成計(jì)數(shù)器CLK時(shí)鐘觸發(fā)方式型號(hào)名稱功能同步74160同步十進(jìn)制計(jì)數(shù)器異步清零，同步預(yù)置數(shù)74161同步四位二進(jìn)制計(jì)數(shù)器異步清零，同步預(yù)置數(shù)74162同步十進(jìn)制計(jì)數(shù)器同步清零，同步預(yù)置數(shù)74163同步四位二進(jìn)制計(jì)數(shù)器同步清零，同步預(yù)置數(shù)74190同步十進(jìn)制可逆計(jì)數(shù)器異步預(yù)置數(shù)，帶加/減控制，單時(shí)鐘74191同步四位二進(jìn)制可逆計(jì)數(shù)器異步預(yù)置數(shù)，帶加/減控制，單時(shí)鐘74192同步十進(jìn)制可逆計(jì)數(shù)器異步清零，異步預(yù)置數(shù)，雙時(shí)鐘74193同步四位二進(jìn)制可逆計(jì)數(shù)器異步清零，異步預(yù)置數(shù)，雙時(shí)鐘74168同步十進(jìn)制可逆計(jì)數(shù)器異步預(yù)置數(shù)，帶加/減控制，單時(shí)鐘74169同步四位二進(jìn)制可逆計(jì)數(shù)器同步預(yù)置數(shù)，帶加/減控制，單時(shí)鐘異步74290異步二-五-十進(jìn)制計(jì)數(shù)器異步清零，異步置9，雙計(jì)數(shù)輸入74293異步二-八-十六進(jìn)制計(jì)數(shù)器異步清零，雙計(jì)數(shù)輸入9697三、

用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器集成計(jì)數(shù)器的計(jì)數(shù)容量一般為十進(jìn)制、十六進(jìn)制若要使用其它容量計(jì)數(shù)器，需用集成計(jì)數(shù)器轉(zhuǎn)換而成方法反饋復(fù)位法（反饋清零法）反饋預(yù)置數(shù)法設(shè)用集成M進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器：若M>N，則只需用一片；若M<N，則需用多片；981.反饋復(fù)位法（適用于有復(fù)位端的計(jì)數(shù)器）000000001000100001100100001010011000111010001100010110101001001011110111001101010000000010001000011001000010100110116進(jìn)制計(jì)數(shù)器7進(jìn)制計(jì)數(shù)器若計(jì)數(shù)器為同步復(fù)位方式，則對(duì)0110狀態(tài)進(jìn)行譯碼，當(dāng)計(jì)數(shù)值為0110時(shí)，使同步復(fù)位端有效，當(dāng)下一時(shí)鐘到來時(shí)，強(qiáng)迫計(jì)數(shù)器復(fù)位若計(jì)數(shù)器為異步復(fù)位方式，則對(duì)0111狀態(tài)進(jìn)行譯碼，當(dāng)計(jì)數(shù)值為0111時(shí)，使異步復(fù)位端有效，強(qiáng)迫計(jì)數(shù)器直接復(fù)位。通過復(fù)位方式使0110的下一狀態(tài)為000099同步復(fù)位舉例Q1Q2Q3CPQ0123456789101112131415160110CR同步復(fù)位0000Q0Q1Q2Q3D0D1D2D374HC163PTCLKCOLDCR11100Q1Q2Q3CPQ0123456789101112131415160111異步復(fù)位舉例Q0Q1Q2Q3D0D1D2D374HC161PTCLKCOLDCR11異步復(fù)位CR0000101對(duì)于具有異步清零端的計(jì)數(shù)器（如：74LS290），當(dāng)計(jì)數(shù)狀態(tài)到N時(shí)，從觸發(fā)器的輸出端引出反饋立即將計(jì)數(shù)器置零，N狀態(tài)不能保持，即構(gòu)成N進(jìn)制計(jì)數(shù)器。注意：SN“轉(zhuǎn)瞬即逝”，不是有效狀態(tài)不計(jì)入計(jì)數(shù)循環(huán)S0S1S2S3SN-2SNSN-1SM-1SM-2SM-3對(duì)于具有同步清零端的計(jì)數(shù)器（如：74LS163），當(dāng)計(jì)數(shù)狀態(tài)到N-1時(shí)，從觸發(fā)器的輸出端引出反饋?zhàn)龊们辶銣?zhǔn)備，等下一個(gè)時(shí)鐘脈沖到來時(shí)計(jì)數(shù)器置零，N-1狀態(tài)保持，計(jì)入計(jì)數(shù)循環(huán)即構(gòu)成N進(jìn)制計(jì)數(shù)器。S0S1S2S3SN-2SNSN-1SM-1SM-2SM-3102用譯碼電路檢測(cè)計(jì)數(shù)器的狀態(tài)，當(dāng)計(jì)數(shù)器到達(dá)被檢測(cè)狀態(tài)時(shí)，譯碼電路輸出低電平（或高電平），該信號(hào)反饋到計(jì)數(shù)器的復(fù)位端，使清零有效，強(qiáng)迫計(jì)數(shù)器清零，從而實(shí)現(xiàn)預(yù)定模數(shù)的計(jì)數(shù)用M進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的步驟（M>N）：寫出M進(jìn)制計(jì)數(shù)器的SN-1或SN狀態(tài)的編碼(2)求反饋邏輯（譯碼邏輯）(3)畫邏輯圖同步復(fù)位：當(dāng)計(jì)數(shù)器計(jì)數(shù)值為SN-1時(shí)，復(fù)位端有效，SN-1狀態(tài)為有效狀態(tài)異步復(fù)位：當(dāng)計(jì)數(shù)器計(jì)數(shù)值為SN時(shí)，復(fù)位端有效，SN狀態(tài)為無效狀態(tài)同步復(fù)位：SN-1異步復(fù)位：SN103【例】用74HC163采用反饋復(fù)位法構(gòu)成十三進(jìn)制計(jì)數(shù)器(1)寫出SN-1狀態(tài)的編碼(2)求反饋邏輯（譯碼邏輯）【解】74HC163的計(jì)數(shù)規(guī)律是0000~1111取其前13個(gè)狀態(tài)0000~1100可構(gòu)成13進(jìn)制計(jì)數(shù)器，S12狀態(tài)編碼是110074HC163是十六進(jìn)制計(jì)數(shù)器，具有同步清零功能當(dāng)計(jì)到1100時(shí)，使同步復(fù)位端有效，下一個(gè)時(shí)鐘到來時(shí)，強(qiáng)迫清零。故反饋邏輯為CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111化簡(jiǎn)：Q0Q1Q2Q3D0D1D2D374HC163PTCLKCOLDCR104(3)畫邏輯圖Q0Q1Q2Q3D0D1D2D374HC163PTCLKCOLDCR用與非門實(shí)現(xiàn)11例6.3.2利用置零法將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器。6.3.2計(jì)數(shù)器異步置零法解：74160有效循環(huán)為0000～1001，由于初態(tài)為0000，故六進(jìn)制為六個(gè)狀態(tài)循環(huán)，即0000～0101，回零信號(hào)取自0110。其接線圖如圖6.3.22所示，波形如圖6.3.23所示6.3.2計(jì)數(shù)器進(jìn)位輸出1圖6.3.22圖6.3.23注：由于清零信號(hào)隨著計(jì)數(shù)器被清零而立即消失，其持續(xù)的時(shí)間很短，有時(shí)觸發(fā)器可能來不及動(dòng)作（復(fù)位），清零信號(hào)已經(jīng)過時(shí)，導(dǎo)致電路誤動(dòng)作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號(hào)產(chǎn)生端和清零信號(hào)輸入端之間接一基本RS觸發(fā)器，如圖6.3.35所示。6.3.2計(jì)數(shù)器圖6.3.3501011000001108【例】用74HC293采用反饋復(fù)位法構(gòu)成十進(jìn)制計(jì)數(shù)器(1)寫出SN狀態(tài)的編碼(2)求反饋邏輯（譯碼邏輯）【解】74HC293是二-八-十六進(jìn)制計(jì)數(shù)器，具有異步清零功能，高電平有效當(dāng)計(jì)到1010時(shí)，使其異步復(fù)位端有效，強(qiáng)迫計(jì)數(shù)器直接清零。故反饋邏輯為CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111化簡(jiǎn)：先將其構(gòu)成十六進(jìn)制計(jì)數(shù)器，計(jì)數(shù)規(guī)律為0000~1111，取其前10個(gè)狀態(tài)0000~1001構(gòu)成十進(jìn)制計(jì)數(shù)器，S10狀態(tài)編碼是1010（10）。109(3)畫邏輯圖將CLK1

接Q0，CLK0接計(jì)數(shù)脈沖輸入端即可實(shí)現(xiàn)十六進(jìn)制計(jì)數(shù)器Q0Q1Q2Q374HC293CLK1R01R02CLK0將Q3接R02，Q1接R01即可實(shí)現(xiàn)反饋邏輯110利用74LS290構(gòu)成BCD碼六進(jìn)制計(jì)數(shù)器CP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)74HC290Q3Q2Q1Q00000000100100011010001010000R0(1)=Q1R0(2)=Q2令即可CP0110反饋置零這個(gè)狀態(tài)出現(xiàn)的時(shí)間很短暫不計(jì)入計(jì)數(shù)循環(huán)例1111CP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)74HC290CP討論：下述接法行不行?錯(cuò)在何處?警示：切切不可將輸出端相互短路！！這樣做是正確的。CP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)74HC290CP1122.反饋預(yù)置數(shù)法（適用于有置數(shù)端的計(jì)數(shù)器）若計(jì)數(shù)器為同步置數(shù)方式，則對(duì)0110狀態(tài)進(jìn)行譯碼，當(dāng)計(jì)數(shù)值為0110時(shí)，使同步置數(shù)端有效，當(dāng)下一時(shí)鐘到來時(shí)，置入0000。若計(jì)數(shù)器為異步置數(shù)方式，則對(duì)0111狀態(tài)進(jìn)行譯碼，當(dāng)計(jì)數(shù)值為0111時(shí)，使異步置數(shù)端有效，直接置入0000。置0方式通過置數(shù)方式使0110的下一狀態(tài)為0000000000001000100001100100001010011000111010001100010110101001001011110111001101010000000010001000011001000010100110116進(jìn)制計(jì)數(shù)器7進(jìn)制計(jì)數(shù)器1130000000010001000011001000010100110001110100011000101101010010010111101110011010116進(jìn)制計(jì)數(shù)器若計(jì)數(shù)器為同步置數(shù)方式，則對(duì)1000狀態(tài)進(jìn)行譯碼，當(dāng)計(jì)數(shù)值為1000時(shí)，使同步置數(shù)端有效，當(dāng)下一時(shí)鐘到來時(shí)，置入0010。若計(jì)數(shù)器為異步置數(shù)方式，則對(duì)1001狀態(tài)進(jìn)行譯碼，當(dāng)計(jì)數(shù)值為1001時(shí)，使異步置數(shù)端有效，直接置入0010。置任意數(shù)方式7進(jìn)制計(jì)數(shù)器00100001100100001010011000111010001通過置數(shù)方式使1000的下一狀態(tài)為0010114用譯碼電路檢測(cè)計(jì)數(shù)器的狀態(tài)，當(dāng)計(jì)數(shù)器到達(dá)被檢測(cè)狀態(tài)時(shí)，譯碼電路輸出低電平（或高電平），該信號(hào)反饋到計(jì)數(shù)器的預(yù)置數(shù)端，使預(yù)置數(shù)控制有效，將數(shù)據(jù)輸入端所加的預(yù)置數(shù)裝入計(jì)數(shù)器，從而實(shí)現(xiàn)預(yù)定模數(shù)的計(jì)數(shù)。用M進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的步驟（M>N）：寫出被檢測(cè)狀態(tài)的狀態(tài)編碼(2)求反饋邏輯（譯碼邏輯）(3)畫邏輯圖115【例】用74HC161采用反饋置數(shù)法構(gòu)成十二進(jìn)制計(jì)數(shù)器【解】74HC161是十六進(jìn)制計(jì)數(shù)器，具有同步預(yù)置數(shù)功能故反饋邏輯為CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111化簡(jiǎn)：74HC161的計(jì)數(shù)規(guī)律是0000~1111取其前12個(gè)狀態(tài)0000~1011可構(gòu)成12進(jìn)制計(jì)數(shù)器，當(dāng)計(jì)數(shù)值為1011時(shí)，使同步置數(shù)端有效，下一個(gè)時(shí)鐘到來時(shí)，置入0000。

置0方式Q0Q1Q2Q3D0D1D2D374HC161PTCLKCOLDCR11置數(shù)輸入為D3D2D1D0=00000000116故反饋邏輯為CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111化簡(jiǎn)：74HC161的計(jì)數(shù)規(guī)律是0000~1111取其后12個(gè)狀態(tài)0100~1111也可構(gòu)成12進(jìn)制計(jì)數(shù)器，當(dāng)計(jì)數(shù)值為1111時(shí)，使同步置數(shù)端有效，下一個(gè)時(shí)鐘到來時(shí)，置入0100

置任意數(shù)方式置數(shù)輸入為D3D2D1D0=0100Q0Q1Q2Q3D0D1D2D374HC161PTCLKCOLDCR110010（此為置最小數(shù)法）117故反饋邏輯為CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111當(dāng)計(jì)數(shù)值為1010時(shí)，使同步置數(shù)端有效，下一個(gè)時(shí)鐘到來時(shí)，置入1111

置任意數(shù)方式置數(shù)輸入為D3D2D1D0=1111（此為置最大數(shù)法）Q0Q1Q2Q3D0D1D2D374HC161PTCLKCOLDCR111111118故反饋邏輯為CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111當(dāng)計(jì)數(shù)值為0101時(shí)，使同步置數(shù)端有效，下一個(gè)時(shí)鐘到來時(shí)，置入1010

置任意數(shù)方式置數(shù)輸入為D3D2D1D0=1010（此為置中間數(shù)法）Q0Q1Q2Q3D0D1D2D374HC161PTCLKCOLDCR111010119【例】用74HC193設(shè)計(jì)十進(jìn)制加法計(jì)數(shù)器，假設(shè)計(jì)數(shù)器的起始狀態(tài)為0100【解】74HC193是可逆十六進(jìn)制計(jì)數(shù)器，具有異步預(yù)置數(shù)功能CPQ3Q2Q1Q00 00001 00012 00103 00114 01005 01016 01107 01118 10009 100110 101011 101112 110013 110114 111015 1111利用其加法計(jì)數(shù)功能實(shí)現(xiàn)加法計(jì)數(shù)因起始狀態(tài)為0100，則當(dāng)計(jì)數(shù)值為1110時(shí)，使異步置數(shù)端有效，直接置入0100D0D1D2D3Q0Q1Q2Q374HC193CLKDCRCOLDCLKUBO0010101203.級(jí)聯(lián)法設(shè)用集成M進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器：若M<N，則需用多片級(jí)聯(lián)構(gòu)成；將N1進(jìn)制和N2進(jìn)制計(jì)數(shù)器串聯(lián)起來，構(gòu)成N進(jìn)制計(jì)數(shù)器。N=N1·

N2例：74HC293：二-八-十六進(jìn)制計(jì)數(shù)器

74HC290：二-五-十進(jìn)制計(jì)數(shù)器若N不能分解，則采用整體置零法和整體置數(shù)法。級(jí)聯(lián)時(shí)，可以采用串行進(jìn)位法和并行進(jìn)位法。121例利用兩片74HC290和74HC160構(gòu)成100進(jìn)制計(jì)數(shù)器低一位的最高位向高一位進(jìn)位。即低一位的Q3與高一位的CP0連接。74HC290(十位)CP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)CPCP0CP1Q0Q3Q1S9(1)R0(2)R0(1)74HC290(個(gè)位)122用兩片74HC160級(jí)聯(lián)構(gòu)成100進(jìn)制加法計(jì)數(shù)器a.串行進(jìn)位法CP123467890CO1CP1D0D1D2D3Q0Q1Q2Q374160(1)PTCPCOLDRD1CO1D0D1D2D3Q0Q1Q2Q374160(1)PTCPCOLDRD1CO21123用兩片74HC160級(jí)聯(lián)構(gòu)成100進(jìn)制加法計(jì)數(shù)器b.并行進(jìn)位法CP123467890CO11D0D1D2D3Q0Q1Q2Q374160(1)PTCPCOLDRD1D0D1D2D3Q0Q1Q2Q374160(2)PTCPCOLDRD1CO1CO2CP124例：利用74LS290構(gòu)成36

進(jìn)制計(jì)數(shù)器。36=6×6CP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)74LS290CPCP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)74LS290CPQ3Q2Q1Q000000001001000110100010100000110125用兩片74HC290構(gòu)成36

進(jìn)制8421碼計(jì)數(shù)器。Q3Q2Q1Q0

000000001100102001130100401015011060111710008

10019

00000

十進(jìn)制數(shù)

分析：1.如何解決片間進(jìn)位問題？

從左面的狀態(tài)轉(zhuǎn)換表中可以看到：個(gè)位片的Q3可以給十位片提供計(jì)數(shù)脈沖信號(hào)。十位個(gè)位00100100例：24126分析：2.如何滿足“36

進(jìn)制”的要求？十位個(gè)位0035......共有36個(gè)穩(wěn)定狀態(tài)3600(00110110)12774HC290(高位)CP0CP1Q0Q3Q1Q2S9(2)S9(1)R0(2)R0(1)CPCP0CP1Q0Q3Q1S9(1)R0(2)R0(1)74HC290(低位)

用兩片74HC290構(gòu)成36

進(jìn)制8421碼計(jì)數(shù)器Q2S9(2)128

用兩片74HC290構(gòu)成N進(jìn)制8421碼計(jì)數(shù)器1、把兩片74HC290分別接成十進(jìn)制計(jì)數(shù)器。（采用級(jí)聯(lián)法，Q0和CP1相連）2、實(shí)現(xiàn)個(gè)位片和十位片間的進(jìn)位。（采用級(jí)聯(lián)法，個(gè)位片Q3和十位片CP0相連）3、實(shí)現(xiàn)N

進(jìn)制計(jì)數(shù)器。（采用反饋置零法）(a)異步整體置零(b)同步整體置數(shù)用兩片74160構(gòu)成29進(jìn)制計(jì)數(shù)器。130四、移位寄存器型計(jì)數(shù)器1.環(huán)形計(jì)數(shù)器將右移寄存器首尾相接即構(gòu)成環(huán)形移位寄存器D→Q0→Q1→Q2→Q3→Q0→Q1→Q2→Q3D接Q3CP1DC1D0FF01DC1D1FF11DC1D2FF21DC1D3FF3計(jì)數(shù)輸入Q0Q1Q2Q3設(shè)初始狀態(tài)為Q0Q1Q2Q3=1000，則狀態(tài)轉(zhuǎn)換圖為1000→0100→0010→0001用電路的不同狀態(tài)能夠表示輸入時(shí)鐘的數(shù)目，這就是移位寄存器型計(jì)數(shù)器的基本原理131可通過各觸發(fā)器的直接置位、直接復(fù)位端設(shè)置其初始狀態(tài)。如果初始狀態(tài)不是0001，能否進(jìn)入有效循環(huán)狀態(tài)？表明該電路不能自啟動(dòng)。優(yōu)點(diǎn)：環(huán)形計(jì)數(shù)器結(jié)構(gòu)簡(jiǎn)單，不需另加譯碼電路；缺點(diǎn)：沒有充分利用電路的狀態(tài)。1322.扭環(huán)形計(jì)數(shù)器（也稱約翰遜計(jì)數(shù)器）環(huán)形計(jì)數(shù)器的缺點(diǎn)：沒有充分利用電路的狀態(tài)，N位移位寄存器只能構(gòu)成N進(jìn)制計(jì)數(shù)器。改進(jìn)：將Q3反相后接DCP1DC1D0FF01DC1D1FF11DC1D2FF21DC1D3FF3計(jì)數(shù)輸入Q0Q1Q2Q3設(shè)初始狀態(tài)為Q0Q1Q2Q3=1000，則狀態(tài)轉(zhuǎn)換圖為1000→1100→1110→1111→0111→0011→0001→0000此為八進(jìn)制計(jì)數(shù)器采用扭環(huán)形電路，N位移位寄存器構(gòu)成2N進(jìn)制計(jì)數(shù)器優(yōu)點(diǎn)：相鄰狀態(tài)只有一個(gè)變量不同，電路不會(huì)產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)。133其狀態(tài)轉(zhuǎn)換圖為此電路不能自啟動(dòng)?。?！6.3.3*順序脈沖發(fā)生器

在一些數(shù)字系統(tǒng)中，有時(shí)需要系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列的操作，這就要求系統(tǒng)的控制部分能給出一組在時(shí)間上有一定先后順序的脈沖信號(hào)，能產(chǎn)生這種信號(hào)的電路就是順序脈沖發(fā)生器，也稱為節(jié)拍脈沖發(fā)生器。1.由移位寄存器構(gòu)成：

可以由移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器，它就是一個(gè)順序脈沖發(fā)生器。電路和波形如圖6.3.51所示注：此電路的特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，不需譯碼電路，缺點(diǎn)是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動(dòng)反饋邏輯電路。6.3.3*順序脈沖發(fā)生器(計(jì)數(shù)器的應(yīng)用）136順序脈沖發(fā)生器也稱節(jié)拍脈沖發(fā)生器在時(shí)鐘信號(hào)作用下多個(gè)輸出端依次產(chǎn)生脈沖信號(hào)典型電路：異步計(jì)數(shù)器+譯碼器干擾脈沖137消除干擾脈沖的幾種方法：引入封鎖脈沖（在可能產(chǎn)生干擾脈沖的時(shí)間里封鎖住譯碼器）采用扭環(huán)形計(jì)數(shù)器（扭環(huán)形計(jì)數(shù)器每次狀態(tài)變換時(shí)，只有一位狀態(tài)發(fā)生翻轉(zhuǎn)）采用環(huán)