面向版面加速的嵌入式ASIP設(shè)計與實現(xiàn)的任務(wù)書

面向版面加速的嵌入式ASIP設(shè)計與實現(xiàn)的任務(wù)書任務(wù)書一、課題背景：隨著物聯(lián)網(wǎng)、智能家居、智能交通等應(yīng)用的迅速發(fā)展，無線通信、嵌入式處理器、大數(shù)據(jù)分析等技術(shù)得到廣泛應(yīng)用，為現(xiàn)代社會的發(fā)展帶來新的動力和機遇。與此同時，業(yè)界對于功耗和性能優(yōu)化的要求也日益增高。因此，對于嵌入式系統(tǒng)和芯片的需求變得越來越迫切。在此背景下，設(shè)計和實現(xiàn)一種面向版面加速的嵌入式ASIP（Application-SpecificInstruction-setProcessor，即應(yīng)用特定指令集處理器）變得尤為重要。二、研究內(nèi)容：本項目旨在設(shè)計和實現(xiàn)一種面向版面加速的嵌入式ASIP，包括以下內(nèi)容：1.了解ASIC、FPGA、CPU以及ASIP的基本概念及指令集架構(gòu)。2.研究版面加速技術(shù)，明確其優(yōu)勢和實現(xiàn)方式。3.分析目標應(yīng)用（媒體處理、信號處理等）的特點，確定ASIP的體系結(jié)構(gòu)和功能模塊。4.設(shè)計ASIP的指令集，確定指令的格式、寄存器和操作碼等結(jié)構(gòu)。5.實現(xiàn)ASIP的處理器核心，并基于FPGA平臺進行驗證。6.利用ASIC設(shè)計工具進行芯片的實現(xiàn)，并進行驗證。三、研究方法：1.擬采用文獻資料法，對ASIC、FPGA、CPU以及ASIP的基本概念及指令集架構(gòu)進行研究。2.對版面加速技術(shù)進行資料搜集和分析，研究其優(yōu)勢和實現(xiàn)方式。3.分析目標應(yīng)用的特點，在此基礎(chǔ)上確定ASIP的體系結(jié)構(gòu)和功能模塊。4.設(shè)計并實現(xiàn)ASIP的指令集，采用Verilog或VHDL進行編碼。5.對ASIP的處理器核心進行實現(xiàn)，并基于FPGA平臺進行驗證。6.利用ASIC設(shè)計工具進行芯片的實現(xiàn)，并進行驗證。四、預(yù)期成果：1.設(shè)計和實現(xiàn)面向版面加速的嵌入式ASIP，并在FPGA/ASIC平臺上進行測試驗證，達到預(yù)期性能指標。2.發(fā)表相關(guān)的學(xué)術(shù)論文或?qū)＠?，提高本實驗室在嵌入式ASIP領(lǐng)域的學(xué)術(shù)聲譽。3.掌握ASIC設(shè)計以及FPGA實現(xiàn)技術(shù)，提升實驗室成員的實踐能力。五、進度安排：第一年：1.研究ASIC、FPGA、CPU以及ASIP的基本概念及指令集架構(gòu)，同時了解版面加速技術(shù)。2.分析目標應(yīng)用的特點，確定ASIP的體系結(jié)構(gòu)和功能模塊。第二年：1.設(shè)計ASIP的指令集。2.實現(xiàn)ASIP的處理器核心，并進行仿真和基于FPGA平臺的驗證。第三年：1.將ASIP的設(shè)計和實現(xiàn)移植到ASIC上，并進行驗證。2.準備相關(guān)學(xué)術(shù)論文或?qū)＠纳暾?。六、參考文獻：[1]MichaelJ.Flynn,ATaxonomyofMulticomputerArchitectures,IEEEComputer,vol.20,pp.40-56,Apr.1987.[2]Axell,E.etal.(2016),‘Exploringthedesignspaceofprogram-controlledacceleratorsforimageprocessing’,EURASIPJournalonEmbeddedSystems,2016,31.[3]Hennessy,J.L.;Patterson,D.A.(2013),Computerarchitecture:aquantitativeapproach,SixthEdition,ElsevierInc.[4]Keckler,S.W.etal.(2011),‘GPUsandthefutureofparallelcomputing’,IEEEMicro,vol.31,no.5,pp.7–17.[5]Zohouri,F.;Rosengarten,G.(2016),‘AmethodologyforASIPdesignoptimizationbasedondynami