2021年廈門大學嘉庚學院軟件工程專業(yè)《計算機組成原理》科目期末試卷B(有答案)

實用文檔2021年廈門大學嘉庚學院軟件工程專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1、某機器的主存儲器共32KB，由16片16K×l位（內部采用128×128存儲陣列）的DRAM芯片字和位同時擴展構成。若采用集中式刷新方式，且刷新周期為2ms，那么所有存儲單元刷新一遍需要（）個存儲周期。A.128B.256C.1024D.163842、某存儲器容量為64KB，按字節(jié)編址，地址4000H~5FFFH為ROM區(qū)，其余為RAM區(qū)。若采用8K×4位的SRAM芯片進行設計，則需要該芯片的數量是（）。A.7B.8C.14D.163、常用的（n，k）海明碼中，冗余位的位數為（）。A.n+kB.n-kC.nD.k4、在補碼一位乘中，若判斷位YnYn+1=01，則應執(zhí)行的操作為（）。A.原部分積加[-x]補，然后右移一位B.原部分積加[x]補，然后右移一位C.原部分積加[-x]補，然后左移一位D.原部分積加[x]補，然后左移一位5、關于浮點數在IEEE754標準中的規(guī)定，下列說法中錯誤的是（）。I.浮點數可以表示正無窮大和負無窮大兩個值Ⅱ.如果需要，也允許使用非格式化的浮點數Ⅲ.對任何形式的浮點數都要求使用隱藏位技術IⅣ.對32位浮點數的階碼采用了偏移值為l27的移碼表示，尾數用原碼表示6、某同步總線采用數據線和地址線復用方式，其中地址/數據線有32根，總線時鐘頻率為66MHz，每個時鐘周期傳送兩次數據（上升沿和下降沿各傳送一次數據），該總線的最大數據傳輸率（總線帶寬）是（）。A.132MB/sB.264MB/sC.528MB/sD.1056MB/s7、下列關于同步總線的說法中，正確的有（）。I.同步總線一般按最慢的部件來設置公共時鐘II.同步總線一般不能很長III.同步總線一般采用應答方式進行通信IV.通常，CPU內部總線、處理器總線等采用同步總線A.I，IIB.I，II，IVC.III，IVD.II，III，IV8、馮·諾依曼型計算機的設計思想主要有（）。1.存儲程序Ⅱ.二進制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、假設基準程序A在某計算機上的運行時間為100s，其中90s為CPU時間，其余為/O時間。若CPU速度提高50%，V/O速度不變，則運行基準程序A所耗費的時間是（）。A.55sB.60sC.65sD.70s10、微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制方式叫作（）A.字段直接編碼B.字段間接編碼C.混合編碼D.直接編碼11、微指令大體可分為兩類：水平型微指令和垂直型微指令。下列幾項中，不符合水平型微指令特點的是（）。A.執(zhí)行速度快B.并行度較低C.更多地體現了控制器的硬件細節(jié)D.微指令長度較長12、寄存器間接尋址方式中，操作數在（）中。A.通用寄存器B.堆棧C.主存單元D.指令本身13、一般來說，變址尋址經常和其他尋址方式混合在起使用，設變址寄存器為X，形式地址為D，某機具有先間址尋址再變址尋址的方式，則這種尋址方式的有效地址為（）。A.EA=D+（IX）B.EA=（D）+（IX）C.EA=（D+（IX））D.EA=D+IX14、流水線中有3類數據相關沖突：寫后讀相關、讀后寫相關、寫后寫相關。那么下列3組指令中存在讀后寫相關的是（）。A.I1，SUBR1，R2，R3；（R2）-（R3）→R1I2，ADDR4，R5，R1；（R5）+（R1）→R4B.I1，STAM，R2；（R2）→M，M為主存單元I2，ADDR2，R4，R5；（R4）+（R5）→R2C.I1，MULR3，R2，R1；（R2）×（R3）→R3I2，SUBR3，R4，R5；（R5）-（R4）→R3D.以上都不是15、為提高存儲器的存取效率，在安排磁盤上信息分布時，通常是（）.A.存滿一面，再存另一面B.盡量將同一文件存放在一個扇區(qū)或相鄰崩區(qū)的各磁道上C.盡量將同一文件存放在不同面的同一磁道上D.上述方法均有效二、填空題16、RISC機器一定是_______CPU，但后者不一定是RISC機器，奔騰機屬于_______機器17、RISC的中文含義是______，CISC的中文含義是______18、直接內存訪問（DM）方式中，DM控制器從CPU完全接管對_______的控制，數據交換不經過CPU，而直接在內存和_______之間進行。19、流水CPU中的主要問題是_________相關，_________相關和_________相關；為此需要采用相應的技術對策，才能保證流水暢通而不斷流。20、多媒體CPU是帶有_______技術的處理器，它是一種多媒體擴展結構技術，特別適合于_______處理。21、通道是一個特殊功能的______，它有自己的______專門負責數據輸入輸出的傳輸控制。22、閃速存儲器能提供高性能、低功耗、高可靠性以及_______能力，因此作為_______用于便攜式電腦中。23、虛擬存儲器指的是________層次，它給用戶提供了一個比實際________空間大的多________空間。24、為了運算器的高速性，采用了________進位，________乘除法，________等并行技術措施。25、漢字的________、________、________是計算機用于漢字輸入、內部處理、輸出三種不同用途的編碼。三、名詞解釋題26、硬件：27、調相制PM：28、相聯(lián)存儲器：29、總線協(xié)議：四、簡答題30、簡要說明程序中斷接口中IM、IR、EI、RD、BS五個觸發(fā)器的作用。31、同步通信方式：何謂存儲總線？何謂I/O總線？各有何特點？32、試比較同步控制、異步控制和聯(lián)合控制的區(qū)別。33、比較水平微指令與垂直微指令的優(yōu)缺點。五、計算題34、某計算機的CPU主頻為500MHz，所連接的某外設的最大數據傳輸率為20KB/s，該外設接口中有一個16位的數據緩存器，相應的中斷服務程序的執(zhí)行時間為500個時鐘周期。請回答下列問題：1）是否可用中斷方式進行該外設的輸入輸出？若能，在該設備持續(xù)工作期間，CPU用于該設備進行輸入/輸出的時間占整個CPU時間的百分比大約為多少？2）若該外設的最大數據傳輸率是2MB/s，則可否用中斷方式進行輸入輸出？35、設浮點數字長為16位，其中階碼5位（含一位階符），尾數11位（含一位數符），將十進制數+13/128寫成：二進制定點數和浮點數，并分別寫出它在定點機和浮點機中的機器數形式。36、假設硬盤傳輸數據以32位的字為單位，傳輸速率為1MB/s.CPU的時鐘頻率為50MHz。1）采用程序查詢的輸入/輸出方式，假設查詢操作需要100個時鐘周期，求CPU為I/O查詢所花費的時間比率，假定進行足夠的查詢以避免數據丟失。2）采用中斷方式進行控制，每次傳輸的開銷（包括中斷處理）為100個時鐘周期。求CPU為傳輸硬盤數據花費的時間比率。3）采用DMA控制器進行輸入/輸出操作，假定DMA的啟動操作需要1000個時鐘周期，DMA完成時處理中斷需要500個時鐘周期。如果平均傳輸的數據長度為4KB，問在硬盤工作時處理器將用多少時間比率進行輸入/輸出操作，忽略DMA申請使用總線的影響。六、綜合題37、設浮點數字長32位，其中階碼部分8位（含l位階符），尾數部分24位（含1位數符），當階碼的基值分別是2和16時：1）說明基值2和16在浮點數中如何表示。2）當階碼和尾數均用補碼表示，且尾數采用規(guī)格化形式時，給出這兩種情況下所能表示的最大正數真值和非零最小正數真值。3）在哪種基值情況下，數的表示范圍大？4）兩種基值情況下，對階和規(guī)格化操作有何不同？38、某16位計算機的主存按字節(jié)編碼，存取單位為16位；采用16位定長指令字格式：CPU采用單總線結構，主要部分如下圖所示。圖中R0~R3為通用寄存器：T為暫存器：SR為移位寄存器，可實現直送（mov）、左移一位.（left）和右移一位（right）3種操作，控制信號為SRop，SR的輸出由信號SRout控制：ALU可實現直送A（mova）、A加B（add）、A減B（sub）、A與B（and）、A或B（or）、非A（not）、A加1（inc）7種操作，控制信號為ALUop。請回答下列問題。1）圖中哪些寄存器是程序員可見的？為何要設置暫存器T？2）控制信號ALUop和SRop的位數至少各是多少？3）控制信號SRout所控制部件的名稱或作用是什么？4）端點①~=9\*GB3⑨中，哪些端點須連接到控制部件的輸出端？5）為完善單總線數據通路，需要在端點①~=9\*GB3⑨中相應的端點之間添加必要的連線。寫出連線的起點和終點，以正確表示數據的流動方向。6）為什么二路選擇器MUX的一個輸入端是2？39、假設某計算機的CPU主頻為80MHz，CPI為4，并且平均每條指令訪存1.5次，主存與Cache之間交換的塊大小為16B，Cache的命中率為99%，存儲器總線的寬度為32位。請回答以下問題：1）該計算機的MIPS數是多少？平均每秒Cache缺失的次數是多少？在不考慮DMA傳送的情況下，主存帶寬至少達到多少才能滿足CPU的訪存要求？2）假定在Cache缺失的情況下訪問主存時，存在0.0005%的缺頁率，則CPU平均每秒產生多少次缺頁異常？若頁面大小為4KB，每次缺頁都需要訪問磁盤，訪問磁盤時DMA傳送采用周期挪用的方式，磁盤I/O接口的數據緩沖寄存器為32位，則磁盤1/0接口平均每秒發(fā)出的DMA請求次數至少是多少？3）CPU和DMA控制器同時要求使用總線傳輸數據時，哪個優(yōu)先級更高？為什么？4）為了提高性能，主存采用4體低位交叉存儲模式，工作時每1/4個存儲周期啟動1個體，若每個體的存儲周期為50ns，則該主存能夠提供的最大帶寬是多少？

參考答案一、選擇題1、A2、C3、B4、B5、C6、C7、B8、D9、D10、D、11、B12、C13、B。先間址后變址，這里需要理清“先間址”的這個間址指的是D，而不是1X，如果是IX的話那就變成了寄存器間接尋址了14、B15、C二、填空題16、流水CISC17、精簡指令系統(tǒng)計算機復雜指令系統(tǒng)計算機18、總線I/O設備（或輸入輸出設備）19、資源數據控制20、MMX圖像數據21、處理器指令和程序22、瞬時啟動固態(tài)盤23、主存--外存主存虛擬地址24、先行陣列流水線25、輸入編碼內碼字模碼三、名詞解釋題26、硬件：由物理元器件構成的系統(tǒng)，計算機硬件是一個能夠執(zhí)行指令的設備。27、調相制PM：一種磁盤信息記錄方式，在一個磁化元的中間位置，利用電流相位的變化進行寫1或寫0。28、相聯(lián)存儲器：一種按內容訪問的存儲器，每個存儲單元有匹配電路，可用于是cache中查找數據。29、總線協(xié)議：總線通信同步方式規(guī)則，規(guī)定實現總線數據傳輸的定時規(guī)則。四、簡答題30、答：它們的作用是：中斷屏蔽觸發(fā)器（IM）：CPU是否受理中斷或批準中斷的標志。IM標志為“0”時，CPU可受理外界中斷請求。中斷請求觸發(fā)器（IR）：暫存中斷請求線上由設備發(fā)出的中斷請求信號。IR標志為“1”時表示設備發(fā)出了中斷請求。允許中斷觸發(fā)器（EI）：用程序指令來置位，控制是否允許某設備發(fā)出中斷請求。EI為“1”時，某設備可以向CPU發(fā)出中斷請求。準備就緒的標志（RD）：一旦設備做好一次數據的接受或發(fā)送，便發(fā)出一個設備動作完畢信號，使RD標志為“1”。工作觸發(fā)器：（BS）：設備“忙”的標志，表示設備正在工作。31、答：（1）存儲總線是連接CPU和主存儲器之間的專用總線，速度高.（2）I/O總線是連接主機（CPU、M）與IO設備之間的總線，可擴展性好。32、答：同步控制方式：任何一條指令或指令中任何一個微操作的執(zhí)行都是事先確定的，并且都是受統(tǒng)基準時標的時序信號所控制的方式。異步控制方式：不存在基準時標信號，沒有固定的周期節(jié)拍和嚴格的時鐘同步，執(zhí)行每條指令和每個操作需要多少時間就占用多少時間。聯(lián)合控制方式：是前兩者的相結合。對各種不同指令的微操作實行大部分統(tǒng)一，小部分區(qū)分對待的方法。33、答：（1）水平型微指令并行操作能力強、效率高、靈活性強，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點，而垂直型微指令正好相反。（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握五、計算題34、解析：1）因為該外設接口中有一個16位數據緩存器，所以，若用中斷方式進行輸入/輸出，可以每16位進行一次中斷請求，因此，中斷請求的時間間隔為2B/20KB/s=100μs.對應的中斷服務程序的執(zhí)行時間為：（1/500MHz）×500=1μs。因為中斷響應過程就是執(zhí)行條隱指令的過程，所用時間相對于中斷處理時間（執(zhí)行中斷服務程序的時間）而言，幾乎可以忽略不計，因而整個中斷響應并處理的時間大約為1μs多一點，遠遠小于中斷請求的間隔時間。因此，可以用中斷方式進行該外設的輸入輸出。若用中斷方式進行該設備的輸入/輸出，則該設備持續(xù)上作期間，CPU用于該設備進行輸入/輸出的時間占整個CPU時間的百分比大約為1/100=1%。2）若外設的最大傳輸率為2MB/s，則中斷請求的時間間隔為106×2B/2MB=1μs。而整個中斷響應并處理的時間大約為1μs多一點，中斷請求的間隔時間小于中斷響應和處理時間，即中斷處理還未結束就會有該外設新的中斷到來，因此不可以用中斷方式進行該外設的輸入輸出35、解析：假設x=+13/128其二進制形式可以表示為：x=0.0001101000。定點數表示：x=0.0001101000。浮點數規(guī)格化表示：x=0.1101000000×2-11"。定點機中：[x]原=[x]補=[x]反=0.0001101000。浮點機中：[x]原=1，0011；0.1101000000。[x]補=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。36、解析：1）假設采用程序查詢方式，則可算出硬盤每秒進行查詢的次數為：1MB/4B=250K次，而查詢250K次需要的時鐘周期數為250K×100=25000K，則可算出CPU為1/0查詢所花費的時間比率為25000×100050×2）假設采用中斷方法進行控制，每傳送一個字需要的時間為4B1MB/s=4μs,的開銷為100個時鐘周期，還得先計算出時鐘周期，即150MHz=0.02s。所以，每次傳輸的50MHz開銷為2μs，故CPU為傳輸硬盤數據花費的時間比率為2μs3）：可算得每秒傳輸次數1MB/4KB=250次，所以CPU為傳輸硬盤數據花費的時間比率為1000+500×250六、綜合題37、解析：1）基值2和16在浮點數中是隱含表示的，并不出現在浮點數中。2）最大正數，也就是，尾數最大且規(guī)格化，階碼最大的數；最小正數，也就是，尾數最小且規(guī)格化（t為基值時，尾數的最高log2t位不全為0的數為規(guī)格化數），階碼最小的數。當階碼的基值是2時，最大正數：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正數：1，0000000：0，10…0，真值是2-129。當階碼的基值是16時，最大正數：0.111111；0，11…1，真值是（1-2-23）×16127：最小正數：1，0000000：0，0001.0，真值是16-1293）在浮點數表示中，基值越大，表示的浮點數范圍就越大，所以基值為16的浮點數表示范圍大。4）對階時，需要小階向大階看齊，若基值為2的浮點數尾數右移一位，階碼加1：而基值為16的浮點數尾數右移4位，階碼加1。格式化時，若基值為2的浮點數尾數最高有效位出現0，則需要尾數向末移動一位，階碼減1：而基值為16的浮點數尾數最高4位有效位全為0時，才需要尾數向左移動，每移動4位，階碼減1。38、解析1）程序員可見寄存器為通用寄存器（R0~R3）和PC.因為采用了單總線結構，因此.若無暫存器T，則ALU的A、B端口會同時獲得兩個相同的數據，使數據通路不能正常工作。2）ALU共有7種操作，故其操作控制信號ALUop至少需要3位；移位寄存器有3種操作，其操作控制信號SRop至少需要2位。3）信號SRout所控制的部件是一個三態(tài)門，用于控制移位器與總線之間數據通路的連接與斷開。4）端口①、②、③、⑤、=8\*GB3⑧須連接到控制部件輸出端。5）連線1，=6\*GB