數(shù)字邏輯課件電子系

4.1.2全加器4.1.3編碼器4.1.4譯碼器4.1.5數(shù)值比較器4.1.6數(shù)據(jù)選擇器4.1.7奇偶產(chǎn)生/校驗電路4.1

組合邏輯電路分析4.1.1組合邏輯電路分析方法4.1.1組合邏輯電路分析方法

分析：根據(jù)給定的邏輯電路圖，歸納出該邏輯電路的邏輯功能。組合邏輯電路的分析通常采用代數(shù)法，一般按照以下步驟進(jìn)行：

(1)根據(jù)給定組合邏輯電路的邏輯圖，從輸入端開始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式；

(2)由輸出函數(shù)表達(dá)式，列出它的真值表；

(3)從邏輯函數(shù)表達(dá)式或真值表，概括出給定組合邏輯電路的邏輯功能。&&&&ABFγβα圖4-1-1

異或電路邏輯圖例4-1分析圖4-1-1所示的組合邏輯電路。解

第一步：根據(jù)與非門的邏輯關(guān)系，寫出各輸出端表達(dá)式。011101110000FBA表4-1-1

例4-1真值表

第二步：列真值表。

第三步：歸納邏輯功能。該電路為異或邏輯電路。4.1.2

全加器&&&ABCOγβα圖4-1-2

1位全加器=1=1FCI１．１位全加器根據(jù)F及CO的表達(dá)式，列出真值表。按照組合邏輯電路的分析步驟，首先寫出各級邏輯門的輸出表達(dá)式：表4-1-2

全加器真值表1111101011011011000101110100101010000000FCOBACI∑COCI圖4-1-31位全加器邏輯符號由真值表可見，若A、B為兩個輸入的1位二進(jìn)制數(shù)，CI為低位二進(jìn)制數(shù)相加的進(jìn)位輸出到本位的輸入，則F為三者之和，CO為三者相加向高位的進(jìn)位輸出。因此，該電路可完成1位二進(jìn)制數(shù)全加的功能，稱為全加器。全加器是常用的算術(shù)運算電路，圖4-1-3為全加器的邏輯符號。２．串行進(jìn)位加法器CO∑COB3A3CI圖4-1-4

4位逐位進(jìn)位加法器由于每一位相加結(jié)果，必須等到低一位的進(jìn)位產(chǎn)生以后才能建立，因此這種結(jié)構(gòu)也叫做逐位進(jìn)位加法器。串行進(jìn)位加法器的特點是結(jié)構(gòu)簡單，最大缺點是運算速度慢。為了提高運算速度，必須減小或消除由于進(jìn)位信號逐位傳遞所消耗的時間，采用超前進(jìn)位加法器。B2A2B1A1B0A0∑COCI∑COCI∑COCIF3F2F1F0在１位全加器的基礎(chǔ)上，可以構(gòu)成多位加法電路。３．超前進(jìn)位加法器邏輯圖由４位超前進(jìn)位全加器邏輯電路可知，各位進(jìn)位信號Y2、Y3、Y4只與兩個加數(shù)有關(guān)，是并行產(chǎn)生的，都只需要經(jīng)歷一級與非門和一級與或非門的延遲時間。超前進(jìn)位加法器大大提高了運算速度。∑COCI30Q30P30∑圖4-1-6

4位全加器邏輯符號４位超前進(jìn)位全加器集成電路有：CT54283/CT74283、CT54S283/CT74S283、CT54LS283/CT74LS283、CC4008等。4.1.3

編碼器

編碼：就是在選定的一系列二進(jìn)制數(shù)碼中，賦予每個二進(jìn)制數(shù)碼以某一固定含義。能完成編碼功能的電路稱為編碼器。X/Y……圖4-1-7

編碼器

通用邏輯符號在電子設(shè)備中將字符變換成二進(jìn)制數(shù)，叫做字符編碼。用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)，叫做二－十進(jìn)制編碼。能識別輸入（請求編碼）信號的優(yōu)先級別，并進(jìn)行編碼的邏輯部件稱為優(yōu)先編碼器。根據(jù)編碼的概念，編碼器的輸入端子數(shù)N和輸出端子數(shù)n應(yīng)該滿足關(guān)系式：N≤2n。１．概念

２．優(yōu)先編碼器邏輯圖若不考慮附加電路ST、YS、YEX，則電路輸出方程為：根據(jù)輸出方程列寫真值表。真值表由真值表可見，若IN7=0，無論其他輸入端數(shù)據(jù)為0或1，輸出Y2Y1Y0=000，用二進(jìn)制的反碼形式表示數(shù)“７”。這說明IN7的優(yōu)先級別最高，IN6次之，依此類推。IN0IN1IN2IN3IN4IN5IN6IN7ST0/Z101/Z112/Z123/Z134/Z145/Z156/Z167/Z171011121314151617HPRI/BIN1aENaY0Y1Y22a4aaYEXYS18≥1圖4-1-98線-3線優(yōu)先編碼器CT54148/CT74148邏輯符號

３．常用中規(guī)模優(yōu)先編碼器8線-3線優(yōu)先編碼器：CT54148/CT74148CT54LS148/CT74LS148CC453210線-4線優(yōu)先編碼器：CT54147/CT74147CT54LS147/CT74LS147CC40147鍵控8421BCD碼編碼器01234567ENHPRI/BIN低位片STYSY0Y1Y2YEX01234567ENHPRI/BIN高位片STYSY0Y1Y2YEX&&&Y0Y1Y2Y3&YEX0123456789101112131415圖4-1-10

8線-3線擴(kuò)展為16線-4線優(yōu)先編碼器

４．編碼器的功能擴(kuò)展用兩片8線-3線優(yōu)先編碼器擴(kuò)展成為16線-4線優(yōu)先編碼器。若高位片的輸入中有低電平，則由于對應(yīng)的YS=1，使得低位片輸出被封鎖，結(jié)果取決于高位片的輸出。反之則取決于低位片的輸出。4.1.4

譯碼器

概念：譯碼是編碼的逆過程，將輸入的每個二進(jìn)制代碼賦予的含義“翻譯”過來，并給出相應(yīng)的輸出信號。具有譯碼功能的邏輯部件稱為譯碼器。１．2線-4線譯碼器根據(jù)譯碼的概念，譯碼器的輸出端子數(shù)N和輸入端子數(shù)n之間應(yīng)該滿足關(guān)系式：N≤2n。&&&&11111.Y0STY1Y2Y3A0A1圖4-1-11

譯碼器邏輯圖寫輸出表達(dá)式：演示STA1A0Y3Y2Y1Y01××11110001110001110101010110110111表4-1-4

2線-4線譯碼器真值表BIN/OCTY0STY1Y2Y3A0A112EN0123圖4-1-12

2線-4線譯碼器邏輯符號由輸出表達(dá)式列真值表。1－高電平，0－低電平，×－任意，低電平有效。由真值表可見，在選通端ST（低電平有效）為0時，對應(yīng)譯碼地址輸入端A1、A0的每一組代碼輸入，都能譯成在對應(yīng)輸出端輸出低電平0。在譯碼的過程中，任何時刻只有一個輸出端為有效電平，且其余輸出端都為相反的電平。２．3線-8線譯碼器BIN/OCTY0STBY1Y2Y3A0A112EN0123圖4-1-14

3線-8線譯碼器

邏輯符號4567Y4Y5Y6Y7STCSTAA24&STASTB+STCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××111111110××××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110表4-1-6

3線-8線譯碼器真值表選通信號，高電平有效。選通信號，低電平有效。３．4線-10線譯碼器（二－十進(jìn)制譯碼器）BCD/DECY0Y1Y2Y3A0A1120123圖4-1-15

4線-10線譯碼器

邏輯符號4567Y4Y5Y6Y7A24A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111表4-1-7

4線-10線譯碼器真值表A3889Y8Y9無效輸入狀態(tài)。演示４．譯碼器的功能擴(kuò)展STBIN/OCTⅡ12EN圖4-1-13

2線-4線譯碼器

擴(kuò)展成3線-8線譯碼器A03210Y4Y5Y6Y7Y0Y1Y2Y3BIN/OCTⅠ12EN32101A1A2ST1111111011111111101011111110111011111011100111101111110110111110101011111110001111111000Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2表4-1-5圖4-1-13所示電路功能表注意：新增的輸入端一般作為最高位輸入端，這樣可以使得輸出端排列有序。用2線-4線譯碼器擴(kuò)展成3線-8線譯碼器。用2線-4線和4線-10線譯碼器擴(kuò)展成5線-32線譯碼器。DBIN/OCT12EN圖4-1-16

利用BIN/OCT和BCD/DEC構(gòu)成5線-32線譯碼器0123BCD/DECA10123A0A3A2456789ⅡY0Y7ⅠBCD/DECA10123A0A3A2456789ⅢY8Y15BCD/DECA10123A0A3A2456789ⅣY16Y23BCD/DECA10123A0A3A2456789ⅤY24Y31A1A0A3A2A4片Ⅰ產(chǎn)生4個片選通信號，每次選中一片4線-10線譯碼器，從8個輸出端中輸出一個有效信號，其余各片輸出均為1。５．譯碼器用作數(shù)據(jù)分配器DMUX01ENG030123Y0Y1Y2Y3A0A1D圖4-1-17

數(shù)據(jù)分配器邏輯符號根據(jù)譯碼器的輸出表達(dá)式有：這說明，通過改變地址碼輸入端的二進(jìn)制代碼，可以將選通輸入端的數(shù)據(jù)分配到不同的輸出端，從而實現(xiàn)數(shù)據(jù)分配的邏輯功能。若采用CT74S138，從STA端輸入數(shù)據(jù)（其它選通輸入端接有效電平），可將數(shù)據(jù)以相反極性分配到輸出端。abcdefgA0A1A2A3BIN/7.SEG&≥1abcdefgLTBI/RBORBI圖4-1-19七段顯示譯碼器邏輯符號６．七段顯示譯碼器圖4-1-18七段字形功能：將輸入的二－十進(jìn)制代碼轉(zhuǎn)換成十進(jìn)制數(shù)碼對應(yīng)各段的驅(qū)動信號。

LT為燈測試輸入，低電平有效。

BI/RBO為消隱（熄滅狀態(tài)）輸入和滅零輸出端口，低電平有效。

RBI為滅零輸入，低電平有效，使得顯示器只顯示非零的數(shù)據(jù)。將BI/RBO與RBI配合使用，可實現(xiàn)多位數(shù)碼顯示的滅零控制和數(shù)碼的閃爍效果。十進(jìn)制

或功能輸入BIRBO輸出字形LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011000110110000…

…

…

…151×111110000000消隱××××××00000000脈沖消隱10000000000000燈測試0×××××11111111表4-1-8七段顯示譯碼器功能表概念：能完成比較兩個數(shù)字的大小或是否相等的各種邏輯功能電路統(tǒng)稱為數(shù)值比較器。4.1.5

數(shù)值比較器１．１位數(shù)值比較器…COMP圖4-1-22數(shù)值比較器通用邏輯符號圖4-1-231位數(shù)值比較器&A&&≥1&BFA＞BFA＝BFA＜B&☉根據(jù)電路寫表達(dá)式：根據(jù)表達(dá)式列寫數(shù)值比較器的真值表：表4-1-9

圖4-1-23所示電路真值表輸入輸出ABFA＞BFA=BFA＜B00010010011010011010２．集成４位數(shù)值比較器

多位數(shù)值比較器是由高位開始比較，逐位進(jìn)行。對于集成數(shù)值比較器，設(shè)置有級聯(lián)信號輸入端，接收來自低位比較器的輸出結(jié)果。若比較器的各位比較結(jié)果都相等，最終結(jié)果取決于級聯(lián)信號輸入。圖4-1-25

4位數(shù)值比較器邏輯符號COMPA0A1A2A＜BA＝BA＞B03PFA＜BFA＝BA3B0B1B203QB3P＜QP＝QP＞QFA＞B＜＝＞來自低位片的比較結(jié)果。在單獨使用或作為最低位片使用時，為了不影響比較結(jié)果，低位片級聯(lián)輸入A>B、A<B應(yīng)置０，A=B置１。輸入輸出A3B3A2B2A1B1A0B0A>BA<BA=BFA>BFA<BFA=BA3>B3×××××××××100A3<B3×××××××××010A3=B3A2>B2×××××××100A3=B3A2<B2×××××××010A3=B3A2=B2A1>B1×××××100A3=B3A2=B2A1<B1×××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001表4-1-104位數(shù)值比較器真值表FA＜BFA＝BFA＞BCOMP高位片A4A5A603PA7QP＜QP＝QP＞Q＜＝＞03B4B5B6B7COMP低位片A0A1A203PA3QP＜QP＝QP＞Q＜＝＞03B0B1B2B31圖4-1-264位數(shù)值比較器擴(kuò)展成8位數(shù)值比較器３．?dāng)?shù)值比較器的位數(shù)擴(kuò)展

(1)級聯(lián)擴(kuò)展由圖可見，低４位的比較結(jié)果作為高４位的條件。級聯(lián)擴(kuò)展法結(jié)構(gòu)簡單，但運算速度低。

(2)并聯(lián)擴(kuò)展COMP003PQP＜QP＞Q＜＝＞03COMP4A3P＜QP＞Q＜＝＞B3001A2B2A1B1A0B0P＝QCOMP103PQP＜QP＞Q＜＝＞03COMP203PQP＜QP＞Q＜＝＞03COMP303PQP＜QP＞Q＜＝＞03A0A3B0B3A4A7B4B7A8A11B8B11A12A15B12B15001001001001圖4-1-26補

并聯(lián)方式擴(kuò)展數(shù)值比較器的位數(shù)并聯(lián)擴(kuò)展采用兩級比較法，各組的比較是并行進(jìn)行的，因此運算速度比級聯(lián)擴(kuò)展快。

功能描述：選擇多個輸入通道中的任意一路信號傳送到輸出端，作為輸出信號。

特點：在某一時刻，N

個輸入端中只允許有１個輸入信號被選擇作為輸出信號；輸入信號的選擇是通過數(shù)據(jù)選擇端（地址端）的二進(jìn)制代碼來進(jìn)行的。顯然，數(shù)據(jù)選擇端子的數(shù)目

n

應(yīng)該滿足N＝2n的關(guān)系。4.1.6

數(shù)據(jù)選擇器…MUX圖4-1-27數(shù)據(jù)

選擇器通用邏輯符號…

回顧與聯(lián)系：數(shù)據(jù)選擇器與前面介紹的數(shù)據(jù)分配器相比較，在對數(shù)據(jù)的處理方面具有相反的作用。１．雙4選1數(shù)據(jù)選擇器邏輯圖根據(jù)邏輯圖及傳輸門的工作特點，寫出函數(shù)表達(dá)式：可見，通過A1A0的４種組合，可以從D3～D0４路輸入數(shù)據(jù)中選擇１路送到輸出端，從而實現(xiàn)了數(shù)據(jù)選擇的功能。D23D13110D22D12010D21D11100D20D1000000××1Y0Y1A0A1ST1(ST2)表4-1-11雙4選1數(shù)據(jù)選擇器真值表２．8選1數(shù)據(jù)選擇器CT54S151/CT74S151MUXSTA0A1A2D0D1D2D3D4D5D6D70201234567G07YW圖4-1-308選1數(shù)據(jù)

選擇器邏輯符號ENSTA2A1A0YW1×××010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D7表4-1-128選1數(shù)據(jù)選擇器真值表

CT54S151/CT74S151是互補輸出的8選1數(shù)據(jù)選擇器。演示MUXA0A1D0D1D2D3010123G030123ENEND4D5D6D7A21Y≥1３．?dāng)?shù)據(jù)選擇器的功能擴(kuò)展圖4-1-31補由CT74153雙4選1數(shù)據(jù)選擇器組成8選1數(shù)據(jù)選擇器

(1)雙4選1數(shù)據(jù)選擇器擴(kuò)展為8選1數(shù)據(jù)選擇器合理地利用數(shù)據(jù)選擇器的選通端，可以實現(xiàn)功能擴(kuò)展。EN01231G03MUXY0Y

(2)8選1數(shù)據(jù)選擇器擴(kuò)展為32選1數(shù)據(jù)選擇器EN0···72G07MUXY0A0A1A2A3A4EN0···72G07MUXY0EN0···72G07MUXY0EN0···7D0···D7D8···D15D16···D23D24···D312G07MUXY0圖4-1-31

8選1擴(kuò)展成32選1的一種結(jié)構(gòu)32選44選112EN0123BIN/OCTA0A1A2A3A4EN0···720G07MUXYD0···D7D8···D15D16···D23D24···D32≥1YEN0···720G07MUXYEN0···720G07MUXYEN0···720G07MUXY圖4-1-31補

8選1擴(kuò)展成32選1的一種結(jié)構(gòu)4片選18選1

奇偶校驗：在信息碼之后，加一位校驗碼位，使碼組中1的碼元個數(shù)為奇數(shù)或偶數(shù)。若有一位由１變?yōu)椋盎蛴桑白優(yōu)椋?，則碼組中１的碼元數(shù)的奇偶性不符原先約定，因而能檢測出有一位差錯。有奇偶校驗?zāi)芰澳墚a(chǎn)生校驗奇偶碼的電路稱為奇偶檢驗/產(chǎn)生電路。4.1.7

奇偶產(chǎn)生/校驗電路2k+1…2k…(a)奇校驗單元(b)偶校驗單元圖4-1-32

奇偶校驗單元邏輯符號１．概念表4-1-13

9位奇偶產(chǎn)生器/校驗器真值表FEVFODG3(EVEN)G4(ODD)EVENODDABCDEFGH2k==若輸入中１的個數(shù)為偶數(shù)，則若輸入中１的個數(shù)為奇數(shù)，則4334輸入輸出A～H中1

的數(shù)目EVENODDFEVFOD偶數(shù)1010偶數(shù)0101奇數(shù)1001奇數(shù)0110×1100×0011圖4-1-33

9位奇偶產(chǎn)生器/校驗器

(CT54180/CT74180)的邏輯符號２．9位奇偶產(chǎn)生器/校驗器３．奇偶校驗器的應(yīng)用EVENODDABCDEFGH2k+1ⅠEVENODDABCDEFGH2k+1Ⅱ1D0D7…D0D7…FODFODFEV1圖4-1-34

奇偶校驗系統(tǒng)

奇數(shù)產(chǎn)生器。若輸入中有奇數(shù)個1，則FOD=0；反之FOD=1。

奇數(shù)校驗器。若傳輸正確，則FOD=1，F(xiàn)EV=0；否則相反。1&&&&≥11&&&≥11&&≥11&≥1&&&&1=1=1=1=11≥1&≥1&≥1&≥1&..........................