重慶師范大學(xué)《計算機(jī)基礎(chǔ)》2017-2018學(xué)年期末試卷

重慶師范大學(xué)《計算機(jī)基礎(chǔ)》2017-2018學(xué)1.下列數(shù)中最小的數(shù)是。A.（100101）2B.（50）8C.（100010）BCDD.（625）162.表示法主要用于表示浮點數(shù)中的階碼。A.原碼B.補(bǔ)碼C.反碼D.移碼3.某機(jī)字長32位，其中1為符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為。A.+(1-2-32)B.+(1-2-31)C.2-32D.2-314.主存儲器是計算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來。A.存放數(shù)據(jù)B.存放程序C.存放微程序D.存放數(shù)據(jù)和程序5.以下四種類型指令中，執(zhí)行時間最長的是。A.RR型指令B.RS型指令C.SS型指令D.程序控制指令6.單地址指令為了完成兩個數(shù)的算術(shù)運算，除地址指明的一個操作數(shù)外，另一個操作數(shù)常采用尋址方式。A.堆棧B.立即C.隱含D.間接7.在以下描述的流水CPU基本概念中，正確的表述是。A.流水CPU是以空間并行性為原理構(gòu)造的處理器B.流水CPU一定是RISC機(jī)器C.流水CPU一定是多媒體CPUD.流水CPU是以時間并行性為原理構(gòu)造的處理器8.在以下描述PCI總線的基本概念中，正確的表述是。A.PCI總線是一個與處理器無關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線9.下述I/O控制方式中，主要由程序?qū)崿F(xiàn)。A.PPU方式B.中斷方式C.DMA方式D.通道方式10.串行I/O標(biāo)準(zhǔn)接口IEEEl394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳送率可以是。A.100MB/sB.200MB/sC.400MB/sD.300MB/s1.{（26）16∨（63）16}⊕（135）8的值為A.。2.cache是一種A.存儲器，是為了解決CPU和B.之間C.上不匹配而采用的一項重要硬件技術(shù)。3.當(dāng)今的CPU芯片除了包括定點運算器、操作控制器外，還包括A.、B.運算器和C.管理部件。4.按照總線仲裁電路的A.不同，總線仲裁有B.仲裁和C.仲裁兩種方式。5.選擇型DMA控制器在物理上可以連接A.設(shè)備，而在邏輯上只函允許連接B.設(shè)備，它適合于連接C.設(shè)備。6.指令格式是指令用A.表示的結(jié)構(gòu)形式，通常由B.字段和C.字段組成。7.DMA和CPU分時使用內(nèi)存的三種方式是：A.，B.，C.。8.多個用戶共享主存時，系統(tǒng)應(yīng)提供A.。通常采用的方法是B.保護(hù)和C.保護(hù)，并用硬件來實現(xiàn)。1.X=15，y=一l3，采用補(bǔ)碼輸入，用帶求補(bǔ)器的出陣列乘法器求出乘積x×y，并用十進(jìn)制數(shù)乘法進(jìn)行驗證。芯片(8K×8位)形成一個16K×16位的ROM區(qū)域，起始地址為（2000）16。假設(shè)SRAM芯片有CS和WE控制端，CPU地址總線A15—A0，數(shù)據(jù)總線為D15—D0，控制信號為R/W（讀/寫），WREQ（當(dāng)存儲器讀或?qū)憰r，該信號指示地址總線上的地址是有效的)。要求：（1）設(shè)計滿足已知條件的存儲器，畫出地址碼方案。（2）畫出ROM、RAM與CPU的連接圖。3.用定量分析法說明流水處理器比非流水處理器具有更高的吞吐率。4.畫出PCI總線結(jié)構(gòu)框圖，并說明“橋”的功能