四川大學(xué)數(shù)字邏輯第4章

第4章組合邏輯的分析與設(shè)計(jì)Chapter4:AnalysisandDesignofCombinationalLogic主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU組合邏輯設(shè)計(jì)與分析步驟組合邏輯的分析組合邏輯的設(shè)計(jì)寫(xiě)出邏輯表達(dá)式表達(dá)式化簡(jiǎn)構(gòu)造真值表邏輯功能分析start邏輯圖start邏輯問(wèn)題畫(huà)出邏輯圖寫(xiě)出表達(dá)式并化簡(jiǎn)構(gòu)造真值表分析輸入輸出分析示例例：分析如下邏輯電路的邏輯功能。當(dāng)三個(gè)變量相同時(shí)輸出1設(shè)計(jì)示例設(shè)計(jì)一組合電路，采用2421BCD編碼來(lái)驅(qū)動(dòng)TIL-312七段顯示塊。輸入變量對(duì)應(yīng)的最小項(xiàng)數(shù)字顯示2421BCD碼A=∑(1,10)B=∑(11,12)C=∑(8)D=∑(1,10,13)E=∑(1,9,10,11,13,15)F=∑(1,8,9,13)G=∑(0,1,13)A=[(w’z)’(x’yz’)’]’B=[(xy’z’)’(x’yz)’]’C=(wx’y’z’)’’D=[(xy’z)’(x’yz’)’(w’z)’]’E=[(x’y)’(z)’]’F=[(wx’y’)’(y’z)’]’G=[(w)(xy’z)’]’A=w’z+x’yz’B=xy’z’+x’yzC=wx’y’z’D=xy’z+x’yz’+w’zE=x’y+zF=wx’y’+yzG=w’+xy’zA=[(w’z)’(x’yz’)’]’B=[(xy’z’)’(x’yz)’]’C=(wx’y’z’)’’D=[(xy’z)’(x’yz’)’(w’z)’]’E=[(x’y)’(z)’]’F=[(wx’y’)’(y’z)’]’G=[(w)(xy’z)’]’主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU數(shù)字集成電路介紹TTL（晶體管——晶體管邏輯電路）低功耗 Lowpower(L)高速 Highspeed(H)低功耗肖特基LowpowerSchottky(LS)肖特基 Schottky(S)先進(jìn)低功耗肖特基AdvancedLowpowerSchottky(ALS)先進(jìn)肖特基AdvancedSchottky(AS)ECL（射極耦合邏輯電路）CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）集成電路命名規(guī)則（TTL）SN74LS00生產(chǎn)者CT:中國(guó)TTLSN：德州儀器HD：日立54---軍用溫度范圍（-55℃～125℃）74---商用溫度范圍（0℃～70℃）Lowpower(L)Highspeed(H)LowpowerSchottky(LS)Schottky(S)AdvancedLowpowerSchottky(ALS)AdvancedSchottky(AS)SN74LS00SNXXXX10SNXXXX27SNXXXX04主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU譯碼器譯碼器將N個(gè)輸入轉(zhuǎn)換成對(duì)應(yīng)的M個(gè)輸出的過(guò)程M≤2N類型全部譯碼和部分譯碼；二進(jìn)制譯碼、代碼譯碼器、數(shù)字顯示譯碼器。舉例N-2n譯碼器， eg:3線-8線譯碼器N-M譯碼器，M<2n,eg:4線-10線譯碼器譯碼器模型2-4譯碼器Y0=(G’B’A’)’=G+B+AY1=(G’B’A)’=G+B+A’Y2=(G’BA’)’=G+B’+AY3=(G’BA)’=G+B’+A’74XX13974XX138二進(jìn)制譯碼器與最小項(xiàng)Y0’=(C’B’A’)’Y1’=(C’B’A)’Y2’=(C’BA’)’Y3’=(C’BA)’Y4’=(CB’A’)’Y5’=(CB’A)’Y6’=(CBA’)’Y7’=(CBA)’譯碼功能：根據(jù)輸出引腳哪一條線有效，就可知道具體輸入的二進(jìn)制代碼是哪一種組合。=m0’=m1’=m2’=m3’=m4’=m5’=m6’=m7’譯碼器應(yīng)用用二進(jìn)制譯碼器和門(mén)電路可實(shí)現(xiàn)任何組合邏輯函數(shù)二進(jìn)制譯碼器的輸出端能提供輸入變量的全部最小項(xiàng)；任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式；示例例：用3線-8線譯碼器74LS138實(shí)現(xiàn)下面的邏輯函數(shù)Y1=A’B’+AC+A’C’Y2=A’C+AC’Y3=B’C+BC’Step1：轉(zhuǎn)換為最小項(xiàng)之和形式Y(jié)1=A’B’+AC+A’C’=A’B’C+A’B’C’+ABC+AB’C+A’BC’+A’B’C’=m1+m0+m7+m5+m2+m0=(m0’m1’m2’m5’m7’)’Y2=A’C+AC’=A’BC+A’B’C+ABC’+AB’C’=m3+m1+m6+m4=(m1’m3’m4’m6’)’Y3=B’C+BC’=AB’C+A’B’C+ABC’+A’BC’=m5+m1+m6+m2=(m1’m2’m5’m6’)’Step2：用譯碼器和門(mén)電路組合Y1=(m0’m1’m2’m5’m7’)’Y2=(m1’m3’m4’m6’)’Y3=(m1’m2’m5’m6’)’當(dāng)譯碼器輸出低電平有效時(shí)，多選用與非門(mén)；譯碼器輸出高電平有效時(shí)，多選用或門(mén)。思考：有沒(méi)有其它連接方法？Y1=A’B’+AC+A’C=∑(0,1,2,5,7)=m3’m4’m6’Y2=A’C+AC’=∑(1,3,4,6)=m0’m2’m5’m7’

Y3=B’C+BC’=∑(1,2,5,6)=m0’m3’m4’m7’Y1=(m0’m1’m2’m5’m7’)’Y2=(m1’m3’m4’m6’)’Y3=(m1’m2’m5’m6’)’Y1=m3’m4’m6’Y2=m0’m2’m5’m7’

Y3=m0’m3’m4’m7’練習(xí)練習(xí)4.1：兩種方式（1.只用邏輯門(mén)，2.使用74LS138和門(mén)電路）畫(huà)出下面邏輯表達(dá)式X=f(a,b,c)=∑(0,3,5,6,7)=a’b’c’+ab+bc+ac譯碼器的級(jí)聯(lián)3-8譯碼器擴(kuò)展成4-16譯碼器一個(gè)2-4譯碼器及四個(gè)3-8譯碼器實(shí)現(xiàn)一個(gè)5-32譯碼器3-8譯碼器擴(kuò)展成4-16譯碼器111片2譯碼0001111片1譯碼0000D8～D15D0～D7xyzW0111000011111000片選信號(hào)=>使能選中片1：不選片1：利用w控制每片中的一個(gè)使能信號(hào)編碼器與譯碼過(guò)程相反，將特定意義的信息編成相應(yīng)的二進(jìn)制代碼的過(guò)程n個(gè)二進(jìn)制代碼（n位二進(jìn)制數(shù)）對(duì)2n信號(hào)進(jìn)行編碼的電路普通編碼器和優(yōu)先編碼器兩類8線-3線二進(jìn)制編碼器A0=D1+D3+D5+D7A1=D2+D3+D6+D7A2=D4+D5+D6+D7輸入互斥信號(hào)優(yōu)先編碼器問(wèn)題：當(dāng)多個(gè)信號(hào)同時(shí)輸入，如何選擇其優(yōu)先級(jí)？?jī)?yōu)先編碼器：當(dāng)輸入端同時(shí)有多個(gè)信號(hào)到來(lái)，編碼器自動(dòng)按優(yōu)先權(quán)排隊(duì)，先對(duì)優(yōu)先權(quán)級(jí)別最高的輸入信號(hào)進(jìn)行編碼。然后按優(yōu)先權(quán)順序分別對(duì)其它輸入信號(hào)進(jìn)行編碼。4線-2線優(yōu)先編碼器優(yōu)先權(quán)最高非優(yōu)先編碼器優(yōu)先編碼器74XX148優(yōu)先編碼器的應(yīng)用例如：有一個(gè)網(wǎng)絡(luò)家電產(chǎn)品，可以按優(yōu)先權(quán)自動(dòng)處理輸入同時(shí)出現(xiàn)的險(xiǎn)情。優(yōu)先編碼器電路火災(zāi)小偷煤氣泄漏電視空調(diào)處理電路119110傳呼業(yè)主其它其它主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU數(shù)字多路器數(shù)字多路器（數(shù)據(jù)選擇器）——MUX從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)送往唯一通道輸出，類似一個(gè)多擲開(kāi)關(guān)。M（=2N）個(gè)輸入數(shù)據(jù)需要N位二進(jìn)制信號(hào)來(lái)選擇輸出通道，稱為N位選擇變量(地址信號(hào))。數(shù)據(jù)選擇器是一個(gè)多輸入，單輸出的組合邏輯電路。2選1數(shù)字多路器真值表選擇變量決定將某個(gè)輸入端的數(shù)據(jù)送至輸出端。輸入數(shù)據(jù)（2路）01SelectD0D12選1數(shù)字多路器ADADY10'+=輸入數(shù)據(jù)選擇變量4選1數(shù)字多路器Y=A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D3=∑miDiD0D2D1D30101A1A0D2A1A0Y0000D01111D1D3選擇信號(hào)4選1數(shù)字多路器1023EN01MUXA0A1D0D1D2D3四選一多路器邏輯符號(hào)A0A101D20D21D22D23EN2Y20123D10D11D12D13EN1Y10123MUX74LS153邏輯符號(hào)四選一多路器74LS1538選1數(shù)字多路器74LS151C、B、A三位地址輸入，可以從8個(gè)輸入數(shù)據(jù)D7~D0中選擇一個(gè)需要數(shù)據(jù)到輸出；D7~D0八個(gè)數(shù)據(jù)輸入端；數(shù)字多路器的級(jí)聯(lián)例：用一片2-4譯碼器和四片8選1數(shù)字多路器構(gòu)成32選1數(shù)字多路器。10110001片2片1000111D8～D15D0～D7A2A1A0A4A3片4片3D24～D31D16～D2300011100011100011100000001110100001111100001011111000111112-4譯碼器實(shí)現(xiàn)產(chǎn)生片選信號(hào)選擇多位數(shù)據(jù)例：構(gòu)造邏輯電路實(shí)現(xiàn)對(duì)兩組4位數(shù)據(jù)的選擇。利用4片2選1數(shù)字多路器。通過(guò)共享選擇信號(hào)在四線數(shù)據(jù)Ai’

和Bi’中選擇一組送至輸出端Yi’。當(dāng)S=0時(shí)將Ai’送至輸出端Yi’。S=1時(shí)將Bi’送至輸出端。數(shù)字多路器的應(yīng)用用數(shù)字多路器實(shí)現(xiàn)布爾函數(shù)發(fā)生器布爾函數(shù)的輸入變量個(gè)數(shù)小于等于數(shù)字多路器的選擇信號(hào)個(gè)數(shù)布爾函數(shù)的輸入變量個(gè)數(shù)大于數(shù)字多路器的選擇信號(hào)個(gè)數(shù)示例例：用8選1數(shù)字多路器實(shí)現(xiàn)邏輯函數(shù)

F=f(x,y,z)=∑(1,2,4,5,7)解：8選1數(shù)字多路器的邏輯函數(shù)為

Y=C’B’A’D0+C’B’AD1+C’BA’D2+C’BAD3+CB’A’D4+CB’AD5+CBA’D6+CBAD7

其中，A,B,C為選擇信號(hào)，Di為數(shù)據(jù)信號(hào)。F=x’y’z+x’yz’+xy’z’+xy’z+xyz=x’y’z’·0+x’y’z·1+x’yz’·1+x’yz·0+xy’z’·1+xy’z·1+xyz’·0+xyz·1C=x,B=y,A=zD0=D3=D6=0D1=D2=D4=D5=D7=1卡諾圖降維卡諾圖的維數(shù)：卡諾圖的變量數(shù)如果把某些變量也作為卡諾圖小方格內(nèi)的值，將減小卡諾圖的維數(shù)，這種卡諾圖稱為降維卡諾圖。作為降維圖小方格中值的那些變量稱為記圖變量。方法： 設(shè)記圖變量為x，對(duì)于原卡諾圖中，當(dāng)x=0時(shí)，原圖單元值為F，x=1時(shí)，原圖單元值為G，則在新的降維圖中對(duì)應(yīng)的降維圖單元中填入子函數(shù)x’F+xG。其中F和G可以是0、1、某一變量，也可以是某一函數(shù)。卡諾圖降維AB00011110CD00011110ABC0001111001四變量三變量二變量DC+D0101ABCDC+D卡諾圖降維

1變量降維圖

通過(guò)降維以后，相當(dāng)于減少了邏輯函數(shù)的變量數(shù)目。當(dāng)降維卡諾圖的維數(shù)與數(shù)據(jù)選擇器的選擇輸入端數(shù)目相等時(shí)，即可按照用具有n個(gè)選擇輸入端的數(shù)據(jù)選擇器實(shí)現(xiàn)n變量邏輯函數(shù)的方法來(lái)實(shí)現(xiàn)m變量的邏輯函數(shù)。01ADC+D0101ABCDC+D示例例：用4選1多路器實(shí)現(xiàn)布爾函數(shù)F=f(x,y,z)=∑(1,2,4,5,7)，要求用x、y做選擇信號(hào)。1111XYZ00011110011z’XY0101z1zD0=zD1=z’D2=1D3=zF=X’Y’D0+X’YD1+XY’D2+XYD3

=X’Y’Z+X’YZ’+XY’+XYZXYzz’1zD3D2D1D04-1MUXA1A0EN練習(xí)練習(xí)4.2：用1個(gè)4-to-1MUX實(shí)現(xiàn)下面的布爾函數(shù)

F(X,Y,Z)=Σ(1,2,6,7)

111XYZ00011110011z’XY0101z01D0=zD1=z’D2=0D3=1F=X’Y’D0+X’YD1+XY’D2+XYD3

=X’Y’Z+X’YZ’+XYXYzz’01D3D2D1D04-1MUXA1A0EN主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU二進(jìn)制加法器加法器是構(gòu)成算術(shù)運(yùn)算器的基本單元。半加器不考慮低位來(lái)的進(jìn)位加法叫半加；能完成半加功能的電路叫半加器。全加器考慮低位來(lái)的進(jìn)位加法叫全加；能完成全加功能的電路叫全加器。一位加法器能夠?qū)崿F(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加的運(yùn)算輸出和與進(jìn)位1位半加器step1：分析輸入與輸出，寫(xiě)出變量： 輸入：兩個(gè)加數(shù)A,B

輸出：兩個(gè)加數(shù)的和：S，進(jìn)位：Co

輸入與輸出的關(guān)系（1位二輸入加法的可能）：0+0=00+1=11+0=11+1=10黃色數(shù)字為和，紅色數(shù)字為進(jìn)位。半加器A加數(shù)B被加數(shù)CO進(jìn)位輸出S半加和1位半加器step2：列出真值表ABSCO0000011010101101step3：寫(xiě)出邏輯函數(shù)step4：畫(huà)出邏輯圖全加器進(jìn)位輸入加數(shù)全加和全加器進(jìn)位輸出被加數(shù)1位全加器（考慮低位來(lái)的進(jìn)位）step1：分析輸入與輸出，寫(xiě)出變量： 輸入：兩個(gè)加數(shù)Ai,Bi

來(lái)自低位的進(jìn)位：Ci-1

輸出：兩個(gè)加數(shù)的和：S，向高位的進(jìn)位：CiAiBiCi-1SCi0000000110010100110110010101011100111111step2：列出真值表1位全加器（考慮低位來(lái)的進(jìn)位）Ci=AiBi+AiCi-1+BiCi-1

Si=AiBi’Ci-1’+Ai’Bi’Ci-1+Ai’BiCi-1’+AiBiCi-1

=Ai

Bi

Ci-1step3:邏輯函數(shù)step4:畫(huà)出邏輯圖Ci=AiBi+AiCi-1+BiCi-1

Si=AiBi’Ci-1’+Ai’Bi’Ci-1+Ai’BiCi-1’+AiBiCi-1

=Ai

Bi

Ci-11位全加器（考慮低位來(lái)的進(jìn)位）用半加器構(gòu)造全加器Ci =AiBi+AiCi-1+BiCi-1=AiBi+AiBi’Ci-1+Ai’BiCi-1 =AiBi+(AiBi’+Ai’Bi)Ci-1

=AiBi+(Ai

Bi)Ci-1Si=Ai

Bi

Ci-1練習(xí)練習(xí)4.4：用一片3-8譯碼器實(shí)現(xiàn)1位全加器S(A,B,Ci-1)=Σm(1,2,4,7)C(A,B,Ci-1)=Σm(3,5,6,7)多位二進(jìn)制加法器多位數(shù)相加時(shí)，要考慮進(jìn)位進(jìn)位的方式串行進(jìn)位超前進(jìn)位例：設(shè)計(jì)一個(gè)n(n=4)位二進(jìn)制加法器，完成兩個(gè)n位二進(jìn)制的加法，輸出1個(gè)n位的和，以及進(jìn)位輸出

CoutC3C2C1C01101

0

A3A2A1A01101+B3B2B1B0+1101

-------------------------------------

S3S2S1S01010串行進(jìn)位全加器由四個(gè)一位二進(jìn)制全加器通過(guò)串行級(jí)聯(lián)組成四位二進(jìn)制全加器每一位全加器的進(jìn)位輸出，送給下一級(jí)的進(jìn)位輸入端。高位的加法運(yùn)算必須等到低位的加法運(yùn)算完成后，才能正確進(jìn)行。

跟筆算相似,用全加器構(gòu)成串行進(jìn)位加法器.優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單。在一些中、低速數(shù)字設(shè)備中仍有應(yīng)用。缺點(diǎn)：速度慢。四位二進(jìn)制全加器，需要經(jīng)過(guò)四級(jí)門(mén)的延遲時(shí)間。超前進(jìn)位加法器進(jìn)位生成項(xiàng)傳遞條件進(jìn)位表達(dá)式和表達(dá)式考慮全加器邏輯函數(shù)基本思想:根據(jù)進(jìn)位數(shù)Ci-1的表達(dá)式,先計(jì)算出各高位的進(jìn)位數(shù)。當(dāng)Pi=1,把低位來(lái)的進(jìn)位Ci-1傳給Ci當(dāng)Gi=1,則Ci=1解決滯后的問(wèn)題了？=>沒(méi)有。怎樣解決？Ci和Si僅由Ai,Bi和C0-1決定。遞推式減少了門(mén)電路的延遲，但增加了電路的復(fù)雜度集成全加器74LS83是一種典型的集成加法器。一片74LS83只能進(jìn)行4位二進(jìn)制數(shù)的加法運(yùn)算，將多片進(jìn)行級(jí)聯(lián)，就可擴(kuò)展加法運(yùn)算的位數(shù)。級(jí)聯(lián)方法：將低位片的進(jìn)位輸出與高位片的進(jìn)位輸入相連ΣΣ用加法器實(shí)現(xiàn)減法運(yùn)算方法：求減數(shù)的以二為基的補(bǔ)碼，將減法轉(zhuǎn)換成加法。BCD碼加法器輸入：兩個(gè)4位二進(jìn)制數(shù)輸出：一個(gè)4位二進(jìn)制數(shù)，一個(gè)進(jìn)位標(biāo)志1、相加之和小于等于9相加結(jié)果正確。0111（8421BCD）=7,正確。2、相加之和大于9相加結(jié)果錯(cuò)誤，需加6修正。1101（8421BCD）是非法碼。需加6修正。產(chǎn)生進(jìn)位，本位和正確。3、相加之和產(chǎn)生進(jìn)位，且結(jié)果錯(cuò)誤，需加6修正。0001（8421BCD）=1,錯(cuò)誤。正確。錯(cuò)誤產(chǎn)生原因：兩者進(jìn)位關(guān)系不同結(jié)論：兩個(gè)BCD碼相加當(dāng)和大于9或進(jìn)位為1的時(shí)候，需要將結(jié)果加6進(jìn)行修正；當(dāng)和小于9則不修正。修正信號(hào)應(yīng)在有進(jìn)位信號(hào)Cout產(chǎn)生、或兩個(gè)8421BCD碼相加之和為10~15的情況下產(chǎn)生。&&1ΣΣΣΣ&加6修正主要內(nèi)容組合邏輯的設(shè)計(jì)方法數(shù)字集成電路介紹譯碼器與編碼器數(shù)字多路器加法器與減法器二進(jìn)制比較器與ALU二進(jìn)制比較器功能：實(shí)現(xiàn)對(duì)兩個(gè)數(shù)進(jìn)行比較的電路。兩個(gè)數(shù)A和B相比較，有A＞B、A＜B、A＝B三種情況。一位二進(jìn)制比較器輸入輸出ABFA>B

FA<B

FA=B00011011001010100001真值表多位二進(jìn)制數(shù)的比較對(duì)于多位數(shù)值比較，先比較最高位，在高位相等的條件下，取決于低位的比較結(jié)果。例：四位二進(jìn)制比較器真值表A3

B3A2

B2A1B1

A0B0FA＞BFA＜BFA＝BA3＞B3

×

×

×A3＜B3

×

×

×A3＝B3A2＞B2

×

×A3＝B3

A2＜B2

×

×A3＝B3

A2＝B2

A1＞B1

×A3＝B3

A2＝B2

A1＜B1

×A3＝B3

A2＝B2

A1＝B1A0＞B0A3＝B3

A2＝B2

A1＝B1A0＜B0

A3＝B3

A2＝B2

A1＝B1A0＝B0

100

010

100

010

100

010

100

010001

F>=F3>+F3=F2>+F3=F2=F1>+F3=F2=F1=F0>

F<=F3<+F3=F2<+F3=F2=F1<+F3=F2=F1=F0<

F==F3=F2=F1=F0=

F>F=F<A3