數(shù)電實驗3-8譯碼器

3-8譯碼器實驗一、實驗目的1、掌握MAX+PlusII軟件的基本操作與應用。2、會使用VHDL語言編寫簡單的程序。3、了解可編程器件MAX7000S器件的設計全過程，并能處理設計過程出現(xiàn)的簡單問題。二、實驗器材硬件：MAX+PlusII實驗開發(fā)板（芯片是EPM7128SLC84-15,包括電源線，并行下載電纜），計算機一臺。軟件：安裝Max+plusII10.2軟件并安裝license。對于WindowsNT/2000/XP,還需要安裝下載電纜的驅(qū)動程序。三、實驗步驟：MAX+PlusII支持多種設計輸入方法，如原理圖輸入、硬件描述語言（HDL）輸入、波形圖輸入、底層輸入和層次輸入等，本實驗采取的是硬件描述語言輸入方法，使用VHDL語言。（一）VHDL程序輸入：1、軟件的啟動：單擊“start”進入“程序”選中“Max+PlusII10.2BASELINE”，打開“”Max+plusII軟件。2、啟動Max+PlusII\TextEditor菜單，彈出VHDL語言輸入窗口，將已經(jīng)編寫好的3-8譯碼器的程序?qū)懭?。程序語言如下：LIBRARYieee;USEieee.std_logic_1164.all;USEieee.std_logic_unsigned.all;ENTITYdecoderIS PORT ( inp :INstd_logic_vector(2downto0); outp:OUTbit_vector(7downto0) ); ENDdecoder;ARCHITECTUREaOFdecoderIS BEGINoutp(0)<='1'wheninp="000"else'0';outp(1)<='1'wheninp="001"else'0';outp(2)<='1'wheninp="010"else'0';outp(3)<='1'wheninp="011"else'0';outp(4)<='1'wheninp="100"else'0';outp(5)<='1'wheninp="101"else'0';outp(6)<='1'wheninp="110"else'0';outp(7)<='1'wheninp="111"else'0'; ENDa;（二）設置管腳：將輸入inp2、inp1、inp0設置到三個按鍵開關上，對應管腳分別是56、57、58輸出outp7、outp6…outp0設置到八個LED燈上，對應管腳分別是30、31、33、34、35、36、37、39。按下面步驟設置：1、在assign—Device中選擇“EPM7128SLC84-15”芯片；2、用Assign--Pin/Location/Chip項，出現(xiàn)對話框；3、在對話框中，Node--Name輸入結點名，例如輸入“inp2”，在pin項輸入要寫入的引腳號，即“56”，在pintype中選擇input或output等，按“add”4、重復以上步驟，完成其余管腳的設置。（三）程序的編譯Max+Plus處理一個設計時compiler會在設計文件中讀取信息并產(chǎn)生編程文件（.pof），和仿真文件（.cnf），給出信息（錯誤、警告等），可以利用它自動打開有錯誤的文件，并以高亮度方式顯示錯誤位置，告之用戶以便修正。單擊編譯按鈕進行編譯，如果程序有錯誤，將會提示，根據(jù)提示進行改正，直至沒有錯誤，編譯。（四）模擬仿真一個項目的設計輸入，編譯后不一定完全符合要求，因為只能保證為項目創(chuàng)建一個編程文件，而不能保證按照期望那樣運行，因此就必須模擬防真或在線防真，Max+Plus軟件提供了模擬防真，在模擬防真?zhèn)€過程中，需要給Max+Plus模擬器提供輸入變量，模擬器將利用這些輸入信號來產(chǎn)生輸出信號。具體的仿真文件如下圖：（五）器件下載編程與硬件實現(xiàn)：首先將硬件連接好，外接+5V電源，啟動Max+PlusII\Program菜單；接著在Option--hardwaresetup窗口中hardwaretype選項中選擇ByteBlaster，在parallelport項選擇正確的并口；然后，單擊Program按鈕，進行下載編程，直至完成下載，最后按OK退出。至此，已經(jīng)完成了可編程器件的從VHDL語言編寫到下載實現(xiàn)的整個過程。四、實驗結果用三位撥碼開關代表譯碼器的輸入端inp2、inp1、inp0，將之分別與EPM7128SLC84-15芯片的相應管腳相連；用LED燈來表示譯碼器的輸出，將outp7、…outp0對應的管腳分別與8只LED燈相連。試驗結果如下：其中按鍵“未按”代表“1”，按健“按下”代表“0”；燈“亮”代表輸出為“0”，燈“滅”代表輸出為“1”inp2inp1inp0outp7outp6outp5outp4outp3outp2outp1outp0111滅亮亮亮亮亮亮亮110亮滅亮亮亮亮亮亮101亮亮滅亮亮亮亮亮100亮亮亮滅亮亮亮亮011亮亮亮亮滅亮亮亮010亮亮亮亮亮滅亮亮001亮亮亮亮亮亮滅亮000亮亮亮亮亮亮亮滅試驗結果和理論相一致，實驗成功。五、實驗小結通過對本實驗的學習，對MaxplusII軟件已經(jīng)有了一定的認識，同時對VH