計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)(二)

SHANGHAIJIAOTONGUNIVERSITY

計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

上誨交通大學(xué)網(wǎng)絡(luò)教育學(xué)院

陳澤宇博士副教授

第1章計(jì)算機(jī)豕統(tǒng)概論

第2章運(yùn)算方法和運(yùn)算器

第3章存儲(chǔ)系統(tǒng)

第4章指令系統(tǒng)

第5章中央處理器CCPUJ

第6章總線系統(tǒng)

第7章輸入輸出CI/OJ豕統(tǒng)

第8章并行計(jì)算機(jī)系統(tǒng)

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

第6章總線系統(tǒng)

6.1總線系繞概述

6.2總線的控制與通信

6.3總線條統(tǒng)實(shí)例

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

?總線是計(jì)算機(jī)余統(tǒng)中多個(gè)功能部件之間進(jìn)

行數(shù)據(jù)傳送的公共通路

?提供了信息傳輸和功能獷梭的通道

?采用總線結(jié)構(gòu)方式主要是由于其在京統(tǒng)

設(shè)計(jì)、生產(chǎn)、使用和維護(hù)方面具有諸多的

優(yōu)越性

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

6.1總線系統(tǒng)概述

6.1.1總線的基本概念

6.1.2總線的內(nèi)部結(jié)構(gòu)

6.1.3總線接口

6.1.4總線的連接方式

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?數(shù)字計(jì)算機(jī)是由若干個(gè)系統(tǒng)功能部件構(gòu)成的

?這些系統(tǒng)功能部件連接在一起才能形成完整的計(jì)算機(jī)

系統(tǒng)

?總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)

?是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路

?由系統(tǒng)中各個(gè)功能部件所共享

?總線的特點(diǎn)在于其公用性

?可同時(shí)掛接多個(gè)部件或設(shè)備

?借助于總線連接，

?計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制

信息的交換

?并在爭(zhēng)用資源的基礎(chǔ)上選行工作

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?一個(gè)單處理器系統(tǒng)中的總線，大致可分為

二條、

(1)內(nèi)部總線

⑵系統(tǒng)總線

⑶外部總線

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

⑴內(nèi)部總線

?CPU內(nèi)部連接各寄存器及運(yùn)算部件的總線

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

⑵系統(tǒng)總線

?CPU同計(jì)算機(jī)余統(tǒng)的其他功能部件（如存儲(chǔ)

器、通道等）連接的總線

?系統(tǒng)總線有多種標(biāo)準(zhǔn)接口

?從16佳的ISA,到32/64佳的PCI、AGP乃至PCI

Express

?京統(tǒng)總線中包括局部總線

?局部總線是系統(tǒng)總線向多層結(jié)構(gòu)發(fā)展的結(jié)果

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

⑶外部總線

?用來(lái)連接外部設(shè)備或其他計(jì)算機(jī)的總線，

又稱為I/O接口

?如用于連接并行打印機(jī)的Centronics總線

?用于串行通信的RS-232總線、通用串行總線USB

和IEEE-1394

?用于硬段盤接口的IDE、SCSI總線等

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.1.1總線的基本概念

1.總線的特性

2.總線的標(biāo)準(zhǔn)化

3.總線的主要參數(shù)

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

1.總線的特性

1）物理特性

2）功能特性

3）電與特性

4J時(shí)間特性

2011年7月28日星期四_I)網(wǎng)絡(luò)教育學(xué)院

1）物理特性

?指總線的物理連接方式

?包括總線的極數(shù)，總線的插頭插座的形狀，引

腳線的排列方式等

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

2）功能特性

?描述總線中每一根線的功能

?例如，地址總線的寬度指明了總線能夠直接訪

間的存儲(chǔ)器地址空間施圍；

?數(shù)據(jù)總線的寬度指明了訪問(wèn)一次存儲(chǔ)器或外設(shè)

所能交換數(shù)據(jù)的住教；

?控制總線包括CPU發(fā)出的各種控制命令（如存

儲(chǔ)器讀/寫、I/O讀/寫等），請(qǐng)求信號(hào)與仲裁信

號(hào)，外設(shè)與CPU的時(shí)序同步信號(hào)，中新信號(hào)，

DMA控制信號(hào)等等

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

3）電氣特性

＞定義每一根線上信號(hào)的傳遍方向及有效電

平范圍

?送八CPU的信號(hào)叫輸入信號(hào)CINJ,從CPU發(fā)出

的信號(hào)叫輸出信號(hào)COUTJ

?例如，IBMPC/XT總線的A0?A19是地址輸出線，D0

?D7是雙向數(shù)據(jù)線，既可作為數(shù)據(jù)輸入線又可作為

數(shù)據(jù)輸出線

?總線的電平都符合TTL電平的定義

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

4）時(shí)間特性

?定義每極線在什么時(shí)間有效

?即規(guī)定總線上各信號(hào)有效的時(shí)序關(guān)系

遨

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

2.總線的標(biāo)準(zhǔn)化

?對(duì)于相同的指令余統(tǒng)、相同的功能,

?不同廠彖生產(chǎn)的功能部件在具體實(shí)現(xiàn)上幾乎沒(méi)有相同的

?但各廠彖生產(chǎn)的相同功能部件卻可以互換使用

?這是由于它們都遵守了相同的系統(tǒng)總線要求

?例如，IBMPC兼今微機(jī)宗統(tǒng)中采用的標(biāo)準(zhǔn)總線

?ISA總線（16優(yōu)，帶寬16MB/S）

?日SA卷線（32住，帶寬33MB/S）

?VESA總線（32住，帶寬133MB/S）

?PCI總線（64住，帶寬533MB/S）

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

3.總線的主要參數(shù)

1）總線寬度

2）總線頻率

3）總線帶寬

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

1）總線寬度

?總線寬度

?總線能同時(shí)傳送的數(shù)據(jù)的二進(jìn)制住CbitJ教

?如16佳范線、32佳總線指的就是總線具有16佳或32

優(yōu)的數(shù)據(jù)傳輸能力

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2）總線頻率

?總線頻率

?總線的實(shí)際工作頻率

?也就是一秒鐘傳輸數(shù)據(jù)的次數(shù)

?是總線工作速度的一個(gè)重要參數(shù)

?工作頻率越高，速度越快

?總線頻率通常用MHz表示

?如33MHz、100MHz.400MHz.800MHz等

?1Hz=1/s

2011什：7月28H星期四筐就網(wǎng)絡(luò)教育學(xué)院

3)總線帶寬

?忍線帶寬

?總線本身所能達(dá)到的最高數(shù)據(jù)傳輸速率

?單位是兆字節(jié)每秒CMB/sJ

?是衡量總線性能的重要指標(biāo)

?總線帶寬越寬，傳輸效率也就越高

?總線帶寬與總線寬度和總線頻率的關(guān)東:

工小小…~E/、總線寬度(bit)工〃4g%

息線帶寬(MB/s)=--------------------~x總線頻率

8(bit/B)

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

【例6-1】⑺某總線在一個(gè)總線周期中并行傳送32位

數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期

,總線時(shí)鐘頻率為33MHz,總線帶寬是多少？⑵如

果一個(gè)總線周期中并行傳送64傳數(shù)據(jù)，總線時(shí)鐘

頻率升為66MHz,總線帶寬是多少？

【斛】

⑴總線帶寬=(32bit/8bit/B)X33MHz=(32bit/8

bit/B)X33M/s=132MB/s

(2)總線帶寬=(64bit/8bit/B)X66MHz=(64bit/8

bit/B)X66M/s=528MB/s

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.1.2總線的內(nèi)部結(jié)構(gòu)

L早期總線的內(nèi)部結(jié)構(gòu)

2、當(dāng)代總線的內(nèi)部結(jié)構(gòu)

遨

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

1.早期總線的內(nèi)部結(jié)構(gòu)

1J數(shù)據(jù)總線

2）地址總線

3J控制總線

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

?實(shí)際上是處理器這片引腳的延伸，是處理器與I/O

設(shè)備迨配器的通道

?CAI演示

?這種簡(jiǎn)單的總線一般由50~100根信號(hào)線所組成

?按照這些信號(hào)線的功能特性可分為三類：數(shù)據(jù)（您）

線、地址（總）線和控制（忌）線

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

1）數(shù)據(jù)總線

?數(shù)據(jù)總線CDataBus,DBJ是在計(jì)算機(jī)余統(tǒng)各個(gè)部件之間

傳輸數(shù)據(jù)信息的信號(hào)線

?數(shù)據(jù)總線是雙向的

?數(shù)據(jù)線的極數(shù)稱為數(shù)據(jù)總線的寬度

?通常，數(shù)據(jù)總線由8根、16根、32根或64根數(shù)據(jù)線組成

?由于每一根數(shù)據(jù)線每次傳送1位二進(jìn)制教，所以數(shù)據(jù)線的

根敦決定了每一次能同時(shí)傳送的二進(jìn)制的傳教

?由此可見(jiàn)，數(shù)據(jù)總線的寬度是表現(xiàn)系統(tǒng)總體性能的關(guān)鍵因素之一

?例如,

?如果數(shù)據(jù)名線的寬度為8位，而每條指令的長(zhǎng)度為16住，

?那么在每個(gè)指令周期中需要兩次訪問(wèn)存儲(chǔ)器才能取回完整的16住

指

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2）地址總線

?地址總線fAddressBus,ABJ是在計(jì)算機(jī)宗統(tǒng)各

個(gè)部件之間傳輸?shù)刂沸畔⒌男盘?hào)線

?用來(lái)規(guī)定數(shù)據(jù)總線上的數(shù)據(jù)來(lái)自何處或?qū)⒈凰屯翁?/p>

?地址總線是單向的

?如果CPU要從存儲(chǔ)器中讀取一個(gè)信息，

?首先必須將要揍職的信息的存儲(chǔ)器地址放到地址總線上

?然后才可以從給定的存儲(chǔ)器地址中取出所需要的信息

?地址總線的寬度決定了計(jì)算機(jī)條統(tǒng)能夠使用的最

大的存儲(chǔ)器余量

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

3）控制總線

?控制總線（ControlBus,CBJ是在討算機(jī)系統(tǒng)各個(gè)部件之

間傳輸控制信息的信號(hào)線

?其作用是對(duì)數(shù)據(jù)總線、地址法線的訪問(wèn)及使用情況實(shí)施控制

?控制線中每一根線都是單向的

?用來(lái)指明數(shù)據(jù)傳送的方向、中新請(qǐng)求和定時(shí)控制等

?由于計(jì)算機(jī)中的所有部件都要使用數(shù)據(jù)總線和地址總線，

?所以用控制總線對(duì)它們實(shí)油控制既是必要的，也是必須的

?控制總線上傳輸?shù)目刂菩畔?，其作用就是在?jì)算機(jī)系統(tǒng)各

個(gè)部件之間發(fā)送操作命令和定時(shí)信息

?命令信息規(guī)定了要執(zhí)行的具體操作

?定時(shí)信息則規(guī)定了教據(jù)信息和地址信息的時(shí)效性

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?隨著計(jì)算機(jī)技術(shù)的發(fā)畏，這種簡(jiǎn)單總線結(jié)

構(gòu)逐漸暴露出一些不足:

?第一，CPU是總線上的惟一主控者

?即使后來(lái)增加了具有簡(jiǎn)單仲裁其握的DMA控制器以

支持DMA傳送，但是仍不能滿足多CPU環(huán)境的要求

?第二，總線信號(hào)是CPU引腳信號(hào)的延伸

?所以總線結(jié)構(gòu)與CPU緊密相關(guān)，通用性較差

2011年7月28日星期四*：■■■?網(wǎng)絡(luò)教育學(xué)院

2.當(dāng)代總線的內(nèi)部結(jié)構(gòu)

?當(dāng)代名線是一些標(biāo)準(zhǔn)總線

?CAI演示

?迨求與結(jié)構(gòu)、CPU,技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)

?滿足包括多CPU在內(nèi)的主控者環(huán)境需求

主板

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?在當(dāng)代總線結(jié)構(gòu)中，

?CPU與Cache作為一個(gè)模塊與總線相連

?余統(tǒng)中允許存在多個(gè)這樣的處理器模塊

?總線控制器負(fù)責(zé)在幾個(gè)總線請(qǐng)求者之間進(jìn)行協(xié)調(diào)與仲裁

?整個(gè)總線結(jié)構(gòu)分成四個(gè)部分:

1J數(shù)據(jù)傳送總線

2）仲裁總線

3）中新和同步總線

4J公用線

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

1J數(shù)據(jù)傳送總線

?由地址線、數(shù)據(jù)線、控制線組成

?其結(jié)構(gòu)與早期總線類仞

?一般有32條地址線，32或64條數(shù)據(jù)線

?為了減少布線，64佳數(shù)據(jù)的低32傳數(shù)據(jù)線往往與32枚地址線進(jìn)行復(fù)用

2）仲裁總線

?包括總線請(qǐng)求線和總線授權(quán)線

3J中斷和同步總線

?用于處理帶優(yōu)先級(jí)的中斷操作

?包括中斷請(qǐng)求線和中新認(rèn)可線

4J公用線

?包括時(shí)鐘信號(hào)線、曲源線、地線、條統(tǒng)復(fù)傳線以及加電或

新曲的時(shí)序信號(hào)線等VvsJ

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.1.3總、線接口

?當(dāng)代計(jì)算機(jī)的用途，在很大程度上取決于它所能

連接的外圍設(shè)備的范圍

?由于外圍設(shè)備種類繁多，速度各異，不可能簡(jiǎn)單

地把外圍設(shè)備全部連接到CPU上，

?必須尋找一種方法，將外圍設(shè)備同某種計(jì)算機(jī)部件連

接起來(lái)一同工作

?這項(xiàng)任務(wù)通常由適配器（AdapterJ部件來(lái)完成

?通過(guò)適配器可以實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹

配和同步,

?并完成討算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制

?適配器通常稱為接口flnterfacej

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?接口就是指CPU和主存、外圍設(shè)備之間通過(guò)

總線進(jìn)行連接的量屬部件

?接口部件在動(dòng)忐連接的兩個(gè)部件之間起著“轉(zhuǎn)

換器”的作用，以便實(shí)現(xiàn)彼此之間的信息傳送

?一個(gè)典型的計(jì)算機(jī)余統(tǒng)具有不同類型的外

圍設(shè)備，因而會(huì)有不同類型的接口

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

?CPU、接口和外圍設(shè)備之間的連接關(guān)系

?外圍設(shè)備本身帶有設(shè)備控制器

?設(shè)備控制器是控制外囹設(shè)備此行操作的控制部件

?通過(guò)接口接收來(lái)自CPU的各種信息，并將信息傳送到設(shè)備

?或者從設(shè)備中揍出信息傳送到接口，然后由接口傳送給CPU

?由于外圍設(shè)備種類繁多且速度不同，因而每種設(shè)備都

有適應(yīng)自己工作特點(diǎn)的設(shè)備控制器

?外圍設(shè)備本身與它自己的控制曲路，統(tǒng)稱為外圍設(shè)備

?為了使所有的外圍設(shè)備彼此兼袞并能在一起正確

地工作，CPU規(guī)定了不同的信息傳送控制方法

?不管什么樣的外圍設(shè)備，只要選用某種數(shù)據(jù)傳送方法

,并按其規(guī)定通過(guò)總線和主機(jī)連接，就可以進(jìn)行信息

交換

?通常在忍線和每個(gè)外圍設(shè)備的設(shè)各控制器之間使用一

個(gè)適配器r接口）電路來(lái)保證外囹設(shè)備用計(jì)算機(jī)條統(tǒng)

特性所要求的形式發(fā)送和接收信息

?接口近相通常做成標(biāo)準(zhǔn)化的部件，稱為標(biāo)準(zhǔn)接口

?一個(gè)標(biāo)準(zhǔn)接口可能連接一個(gè)設(shè)備，也可能連接多個(gè)設(shè)備

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?典型的接口通常具有如下功能:

1J控制

?接口靠程序的指令信息來(lái)控制外圍設(shè)備的動(dòng)作

?如啟動(dòng)、關(guān)閉設(shè)備等

2）緩沖

?接口在外圍設(shè)備和計(jì)算機(jī)條統(tǒng)其他部件之間起到緩沖

器的作用

?用以補(bǔ)檐各種設(shè)備在速度上的差異

3J狀走

?接口監(jiān)視外囹設(shè)備的工作狀態(tài)并保存狀態(tài)信息

?包括數(shù)據(jù)“準(zhǔn)備就緒”、“忙”、“錯(cuò)誤”等

?供CPU查詢外圍設(shè)備時(shí)進(jìn)行分析之用

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

4J轉(zhuǎn)換

?接口可以完成所要求的數(shù)據(jù)轉(zhuǎn)換工作

?如并一串轉(zhuǎn)換或串一并轉(zhuǎn)換

?數(shù)據(jù)能夠在外囹設(shè)備和CPU之間正確地進(jìn)行傳送

5）整理

?接口可以完成~些特別的功能

?例如在需要時(shí)可以修改字計(jì)數(shù)案或當(dāng)前主存地址寄存器

6J程序中斷

?每當(dāng)外囹設(shè)備向CPU請(qǐng)求某種動(dòng)作時(shí)，接口即向CPU發(fā)

出~個(gè)中斷請(qǐng)求信號(hào)

?如果設(shè)備完成了一個(gè)操作或設(shè)備發(fā)生錯(cuò)誤，接口也會(huì)

?事實(shí)上，一個(gè)適配器必然有兩個(gè)接口:

?一是和余統(tǒng)總線的接口

?CPU和適配器進(jìn)行數(shù)據(jù)交換

?采用并行方式

?二是和外設(shè)的接口

?適配器和外設(shè)進(jìn)行數(shù)據(jù)交換

?可采用并行方式，也可采用串行方式

?因此，根據(jù)外圍設(shè)備及用的數(shù)據(jù)交換方式的不同

,適配器r接口）可以分為串行數(shù)據(jù)接口和并行

數(shù)據(jù)接口兩大類

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.1.4總線的連接方式

L單總線結(jié)構(gòu)

2.雙總線結(jié)構(gòu)

3.三總線結(jié)構(gòu)

4.多總線結(jié)構(gòu)實(shí)例

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

?總線的排列布置、總線與其他各類部件

的連接方式，對(duì)計(jì)算機(jī)系統(tǒng)性能而言尤

其重要

?根據(jù)連接方式的不同,單機(jī)余統(tǒng)中系用

的總線結(jié)構(gòu)可分成三種基本類型：?jiǎn)慰?/p>

線結(jié)構(gòu)、雙總線結(jié)構(gòu)、三總線結(jié)構(gòu)

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

1.單總線結(jié)構(gòu)

?在許多單處理器的計(jì)算機(jī)中，使用一條單一的宗

統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備，稱為單總線

結(jié)構(gòu)系統(tǒng)總線

?CAI演示

?在單總線結(jié)構(gòu)中,要求連接到總線上的近輯部件

都必須高速運(yùn)行,

?以便在某些設(shè)備需要使用忍線時(shí)能夠迅速獲得總線控

制權(quán)，當(dāng)不再使用總線時(shí)也能迅速放棄總線控制權(quán)

?否則，由于一條總線由多個(gè)功能部件共用，有可能導(dǎo)

致很大的時(shí)間延遲

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?在單總線條統(tǒng)中，對(duì)將入/輸出設(shè)備的操作

與主存的操作方法完全—樣

?當(dāng)CPU把指令的地址字段送到總線上時(shí)，

?如果該地址字段對(duì)應(yīng)的地址是主存地址，則主存予

以響應(yīng)

?從而在CPU和主存之間發(fā)生數(shù)據(jù)傳送

?數(shù)據(jù)傳送的方向由指令操作碼決定

?如果該地址字段對(duì)應(yīng)的地址是外圍設(shè)備地址，則外

圍設(shè)備予以響應(yīng)

?從而在CPU和對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)傳送

?數(shù)據(jù)傳送的方向也由指令操作碼決定

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?在單總線條統(tǒng)中，某些外圍設(shè)備也可以指

定地址

?外圍設(shè)備通過(guò)與CPU中的總線控制部件交換控

制信號(hào)的方式占有總線

?一旦外圍設(shè)備得到總線控制權(quán)，就可以向總線發(fā)送

地址信號(hào)，指定要與哪一個(gè)設(shè)備進(jìn)行信息交換

?如果一個(gè)由外囹設(shè)備指定的地址對(duì)應(yīng)于一個(gè)主存單

元，則主存予以響應(yīng)

?于是在主存和外設(shè)間將進(jìn)行直接存儲(chǔ)器傳送CDirect

MemoryAccess,DMA)

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?單總線結(jié)構(gòu)的優(yōu)點(diǎn)

?余易獷裝成多CPU宗統(tǒng)

?只要在系統(tǒng)忍線上掛接多個(gè)CPU即可

?單總線結(jié)構(gòu)的缺點(diǎn)

?由于所有近輯部件都掛在同一個(gè)總線上，因此

總線只能分時(shí)工作

?即某一個(gè)時(shí)間只能允許一對(duì)部件之間傳送數(shù)據(jù)

?這就使信息傳送的春吐量受到限制

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2.雙總線結(jié)構(gòu)

?雙總線系統(tǒng)結(jié)構(gòu)在CPU和主存之間專門設(shè)置了一

組高速的存儲(chǔ)總線

?CAI演示

?使CPU可通過(guò)專用的存儲(chǔ)總線與存儲(chǔ)器交換信息，以減

輕系統(tǒng)總線的負(fù)擔(dān)

?同時(shí)主存仍可通過(guò)系統(tǒng)總線與外設(shè)進(jìn)行DMA操作，而

不必經(jīng)過(guò)CPU

?當(dāng)然，這種雙總線索統(tǒng)是以增加硬件為代價(jià)的

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

3.三總線結(jié)構(gòu)

?三總線系統(tǒng)結(jié)構(gòu)是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O

系統(tǒng)總線

總線形成的

?CAI演示

?其中系統(tǒng)總線是CPU、主存和通道CIOPJ之間選行教

據(jù)傳送的公共通路

?而I/O名線則是多個(gè)外圍設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送

的公共通路

_________

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?在DMA方式中，外設(shè)與主存間直接交換數(shù)據(jù)而不

經(jīng)過(guò)CPU,從而減輕了CPU對(duì)數(shù)據(jù)輸入輸出的控制

?而通道方式J/O則可進(jìn)一步提高CPU的效率

?通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為IOP

（I/OProcessor,I/O處理器）

?它分擔(dān)了CPU的一部分功能，實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理，完成外

設(shè)與主存之間的數(shù)據(jù)傳送

?由于增加了I0P,整個(gè)系統(tǒng)的工作效率可以大大提高

?然而，這是以增加更多的硬件為代價(jià)的

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

4.多總線結(jié)構(gòu)實(shí)例

?大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)

?速度差異較大的設(shè)備模塊使用不同速度的總線

?而速度相近的設(shè)備模塊使用同一類總線

?這種結(jié)構(gòu)的優(yōu)點(diǎn)是不僅斛決了總線負(fù)載過(guò)重的

問(wèn)題，而且使總線設(shè)計(jì)簡(jiǎn)單，并能充分發(fā)揮每

類負(fù)載的效能

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

1)CPU總線

?CPU總線也稱為CPU-存儲(chǔ)器總線

?是一個(gè)64核數(shù)據(jù)線和32位地址線的同步總線

?CPU是這條總線的主控者，但必要時(shí)可放棄總

線控制權(quán)

?從傳統(tǒng)的觀點(diǎn)看，可以把CPU總線看成是

CPU引腳信號(hào)的延伸

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2)PCI總線

?PCI總線用于連接高速的I/O設(shè)備模塊

?通過(guò)“橋”湛片，

?上面與更高速的CPU卷線相連

?下面與低速的ISA總線相接

?如圖形顯示適配器、網(wǎng)絡(luò)接口控制器、硬盤控

制器等

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

3)ISA總線

?ISA總線是早期的低速總線

?Pentium機(jī)使用該總線與低速I/O設(shè)備連接

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

4)“橋”芯片

?CPU總線、PCI總線、ISA總線通過(guò)兩個(gè)“林

”這片連成整體

?林忠片在此起到了信號(hào)速度緩沖、也平轉(zhuǎn)換、

控制協(xié)議轉(zhuǎn)換的作用

?通常將CPU總線-PCI總線的標(biāo)稱為“北橋”

,將PCI總線-ISA總線的林稱為“南林”

?通過(guò)稱將兩類不同的總線“粘合”在~起的技

術(shù)特別適合于宗統(tǒng)的升級(jí)換代

?每當(dāng)CPU溫片升級(jí)時(shí)只需改變CPU誨線和北林湛片，

原有的全部外圍設(shè)備可以繼續(xù)正常工作

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

5)PCI芯片組

?Pentium機(jī)總線系統(tǒng)中有一個(gè)核心量屬檜片

組，簡(jiǎn)稱PCI這片組

?包括主存控制器和Cache控制器魅片、北標(biāo)這片

和南林這片

?在宗統(tǒng)中起著至關(guān)重要的作用

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.2總線的控制與通信

6.2.1總線的控制

6.2.2總線的通信

6.2.3信息傳送方式

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

621總線的控制

L集中式仲萩

2.分布式仲萩

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

?總線的控制就是決定共享總線的部件如何獲得總

線的使用權(quán)r控制權(quán)）的問(wèn)題

?總線控制部件是總線的仲裁機(jī)構(gòu)

?連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種模式

?主動(dòng)模式的模塊稱為主方（Master）

?它可以啟動(dòng)一個(gè)總線周期

?被動(dòng)模式的模塊稱為從方（Slave）

?它只能響應(yīng)主方的請(qǐng)求

?例如,

?CPU模塊在不同的時(shí)間里既可以用作主方，也可以用作從方

?而存儲(chǔ)器模塊只能用作從方

2011什：7月28H星期四筐就網(wǎng)絡(luò)教育學(xué)院

?由于總線是在多個(gè)部件之間共享的,

?每一次總線操作只能有一個(gè)主方占用總線控制

權(quán)，但是同一時(shí)間里可以有一個(gè)或多個(gè)從方

?從這種意義上說(shuō)，主方是那些在某個(gè)時(shí)刻獨(dú)占

總線的部件，一般會(huì)在占有總線之前發(fā)出總線

占用請(qǐng)求

?除了CPU模塊外，I/O功能模塊、DMA控制器也可以

作為主方提出總線請(qǐng)求

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)

的問(wèn)題，必須設(shè)置總線仲裁部件

?以某種方式選擇其中一個(gè)主設(shè)備作為總線的下

一個(gè)主方

?對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，~般可采

用優(yōu)先級(jí)或公平策略進(jìn)行仲裁

?按照總線仲裁電路位置的不同，仲裁方式

分為集中式仲萩和分布式伸萩兩類

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

1.集中式仲裁

?在集中式仲萩中，每個(gè)功能模塊有兩條線

連到中央伸萩器

?一條是送往仲裁器的總線請(qǐng)求信號(hào)線BR

?一條是仲裁案送出的總線授權(quán)信號(hào)線BG

?對(duì)于單處理器系統(tǒng)總線而言，中央仲萩器

又稱為總線控制器

?它是CPU的~部分

?按照目前的總線標(biāo)準(zhǔn)，中央仲萩器一般是

?個(gè)單獨(dú)的功能模塊

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

1）鏈?zhǔn)讲樵兎绞?/p>

?總線中有~條85線，標(biāo)明總線的技忐

?［表示范線正被某個(gè)主方所使用

?0表示總線空間

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?鏈?zhǔn)讲樵兎绞降闹饕攸c(diǎn)

?總線授權(quán)信號(hào)BG采用串行方式從一個(gè)I/O接口傳送到下

一個(gè)I/O接口

?假如BG到達(dá)的接口無(wú)總線請(qǐng)求，則繼續(xù)往下查詢

?假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢

?這意味著該I/O接口獲得了總線控制權(quán)

?顯然，在查詢鏈中離中央仲裁器最近的設(shè)備具有最高優(yōu)

先級(jí),離中央仲裁案越運(yùn)的設(shè)備其優(yōu)先級(jí)越低

?因此，鏈?zhǔn)讲樵兪峭ㄟ^(guò)接口的優(yōu)先級(jí)挑隊(duì)長(zhǎng)路來(lái)實(shí)現(xiàn)的

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)

?只用很少幾根線就能按一定的優(yōu)先次序?qū)崿F(xiàn)總

線仲裁，并且這種結(jié)構(gòu)很意易獷充新的設(shè)備

?鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)

?對(duì)查詢鏈的也路故障非常敏感

?如果第i個(gè)設(shè)備的接口中有關(guān)查詢鏈的包路發(fā)生故障

,那么第i個(gè)以后的設(shè)備就都不能工作了

?查詢鏈的優(yōu)先級(jí)是固定的

?如果優(yōu)先級(jí)高的設(shè)備頻繁發(fā)出總線請(qǐng)求，則優(yōu)先級(jí)

較低的設(shè)備有可能長(zhǎng)期無(wú)法使用忌線

_________

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2）計(jì)數(shù)器定時(shí)查詢方式

?忍線上的任一設(shè)備需要使用忍線時(shí)，通過(guò)BR線發(fā)出名線請(qǐng)求

?中央仲裁案接到請(qǐng)求后，在BS線為“0〃的情況下讓討教器開(kāi)始計(jì)數(shù)

?計(jì)數(shù)值通過(guò)一組地址線發(fā)向各個(gè)設(shè)備

?每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路

?當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備的地址一致時(shí)，該設(shè)備將BS線置

“1〃，獲得總線使用權(quán)，同時(shí)終止討教查詢

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?每次計(jì)數(shù)既可以從“0〃開(kāi)始，也可以從終止

點(diǎn)、開(kāi)始:

?如果從“0〃開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲?/p>

詢法相同，優(yōu)先級(jí)的順序是固定的；

?如果從終止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)

先級(jí)是相等的

?計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置

?可以方便地改變優(yōu)先次序

?但這種靈活性是以增加線數(shù)為代價(jià)的

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

3)獨(dú)立請(qǐng)求方式

(c)獨(dú)立請(qǐng)求方式

?在獨(dú)立請(qǐng)求方式中,

?每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi

?當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)

?中央仲裁器中有一個(gè)挑隊(duì)也路

根據(jù)自己的優(yōu)先策哆決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求,給該設(shè)備以授權(quán)

信號(hào)BGi

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)

?響應(yīng)速度快

?確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)

設(shè)備地查詢

?對(duì)優(yōu)先次序的控制相當(dāng)靈活

?可以預(yù)先固定

?也可以通過(guò)程序來(lái)改變

?還可以用屏藪（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備

的請(qǐng)求

?因此，現(xiàn)代的總線標(biāo)準(zhǔn)普遍及用獨(dú)立請(qǐng)求

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2.分布式仲裁

?分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功

能模塊都有自己的仲裁號(hào)和仲裁器

?當(dāng)它們有總線請(qǐng)求時(shí)，把它們惟一的仲裁號(hào)發(fā)送到共享

的仲裁總線上

?每個(gè)仲裁器將仲裁忍線上得到的號(hào)與自己的號(hào)進(jìn)行比較

?如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它

的仲裁號(hào)

?最后，獲勝者的仲裁號(hào)保留在仲萩總線上

?顯然，分布式?仲裁?是以優(yōu)先級(jí)仲裁?策略為基礎(chǔ)的

2011年7月28H星期四.網(wǎng)絡(luò)教育學(xué)院

6.2.2總線的通信

?總線的通信就是決定共享總線的各個(gè)部件之間如

何遂行通信、如何實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)膯?wèn)題

?總線的一次信息傳送過(guò)程，大致可分為如下五個(gè)

階段：

1.請(qǐng)求總線

2.忍線仲裁

3.尋址（目的地址）

4.信息傳送

5.狀態(tài)返回（或錯(cuò)誤報(bào)告）

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

?為了同步主方、從方的操作，必須制訂通

信定時(shí)協(xié)議

?所謂定時(shí)，是指事件出現(xiàn)在總線上的時(shí)序關(guān)系

?計(jì)算機(jī)系統(tǒng)中有兩種截然不同的通信方式

?同步通信

?異步通信

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

1.同步通信

?在同步通信協(xié)議中,事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘

信號(hào)來(lái)確定

?讀數(shù)據(jù)的同步時(shí)序

?所有事件都出現(xiàn)在時(shí)鐘信號(hào)的上升沿，大多數(shù)事件只占據(jù)一個(gè)時(shí)鐘

周期

?CPU首先發(fā)出讀命令信號(hào)，并將存儲(chǔ)器地址發(fā)到地址線上

?它也可發(fā)出一個(gè)啟動(dòng)信號(hào)，指明控制信息和地址信息均已出現(xiàn)在總線上

?存儲(chǔ)器模塊識(shí)別地址碼，經(jīng)過(guò)?個(gè)時(shí)鐘周期延遲（存取時(shí)間）后，

將數(shù)據(jù)和認(rèn)可信息放到總線上，極CPU讀取

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?由于采用了公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)

送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定

?因此，同步通信具有較高的傳輸頻率

?同步通信適用于總線長(zhǎng)度較短、各功能模塊存取

時(shí)間比較接近的情況

?同步方法對(duì)于任何兩個(gè)功能模塊的通信都給予相同的

時(shí)間安挑

*由于同步總線必須按最慢的模塊來(lái)設(shè)計(jì)公共時(shí)鐘，當(dāng)

各功能模塊的存取時(shí)間相差很大時(shí)，忍線效率會(huì)大大

演失

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

2.異步通信

?在異步通信協(xié)議中，后一事件出現(xiàn)在總線

上的時(shí)刻取決于前一事件的出現(xiàn)

?即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上

?不需要統(tǒng)~的公共時(shí)鐘信號(hào)

?總線周期的長(zhǎng)度可變

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

?采用異步通信協(xié)議的讀數(shù)據(jù)操作過(guò)程

?CPU發(fā)出核命令信號(hào)和存儲(chǔ)器地址信號(hào)

?經(jīng)過(guò)一段時(shí)間的延遲，待信號(hào)穩(wěn)定后，它啟動(dòng)主同步CMSYNJ信號(hào)

?引發(fā)存儲(chǔ)器以從同步（SSYNJ信號(hào)予以響應(yīng)，并將數(shù)據(jù)放到數(shù)據(jù)線上

?SSYN信號(hào)使CPU讀數(shù)據(jù)，然后撤消MSYN信號(hào)

?MSYN信號(hào)微消又使SSYN信號(hào)撤請(qǐng)

?最后地址線、數(shù)據(jù)線不再有有效信息，于是讀數(shù)據(jù)總線周期結(jié)束

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?異步通信的優(yōu)點(diǎn)

?總線周期長(zhǎng)度可變，不把響應(yīng)時(shí)間強(qiáng)加到功能

模塊上

?允許快速和慢速的功能模塊連接到同一名線上

?但這是以增加總線的復(fù)雜性和成本為代價(jià)的

?正因?yàn)槿绱耍壳岸鄶?shù)微機(jī)的總線還是受用同

步通信的方法

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.2.3信息傳送方式

1.串行傳送

2.并行傳送

3.分時(shí)傳送

2011年7月28日星期四I-?一網(wǎng)絡(luò)教育學(xué)院

?數(shù)學(xué)計(jì)算機(jī)使用二選制數(shù)，它們或用也住的離、

低來(lái)表示，或用脈沖的有、無(wú)來(lái)表示

?曲信傳送

?電住高時(shí)表示數(shù)字“r,電住低時(shí)表示數(shù)室“o〃

?脈沖傳送

?有脈沖時(shí)表示數(shù)學(xué)“r,無(wú)脈沖時(shí)表示數(shù)室“0〃

?計(jì)算機(jī)系統(tǒng)中，傳送信息采用三種方式：

?串行傳送、并行傳送、分時(shí)傳送

?出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必

須采用并行傳送方式?Ws

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

1.串行傳送

?當(dāng)信息以串行方式傳送時(shí)，只有一條傳輸線，且采用脈沖

傳送

?在串行傳送時(shí)，

?按順序傳送表示一個(gè)教瑪?shù)乃卸M(jìn)制位CbitJ的脈沖信號(hào)，每

次一位

?通常以第一個(gè)脈沖信號(hào)表示教嗎的最低有效佳，最后一個(gè)脈沖信

號(hào)表示教瑪?shù)淖罡哂行?/p>

發(fā)送部件傳送數(shù)據(jù)接收部件

?串行傳送示意圖

?CAI演示

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?當(dāng)串行傳送時(shí)，有可能按順序連續(xù)傳送若干個(gè)

“0〃或若干個(gè)“r

?如果在編碼時(shí)用脈沖表示二進(jìn)制裁，那么當(dāng)連續(xù)出現(xiàn)

幾個(gè)“0〃時(shí)，則表示某段時(shí)間間隔內(nèi)傳輸線上沒(méi)有脈沖

信號(hào)

?為了確定究竟傳送了多少個(gè)“0〃，必須采用某種時(shí)序格

式，以便使接收設(shè)備能加以識(shí)別

?通常采用的方法是指定“核時(shí)間”

?即指定一個(gè)二進(jìn)制住在傳輸線上占用的時(shí)間長(zhǎng)度

?顯然，“住時(shí)間”是由同步脈沖來(lái)體現(xiàn)的

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

?假設(shè)串行數(shù)據(jù)是由“位時(shí)間”組成的，那

么傳送8個(gè)比特需要8個(gè)核時(shí)間

?假設(shè)接收設(shè)備在第一個(gè)住時(shí)間和第三個(gè)住時(shí)間

接收一個(gè)脈沖，其余的6個(gè)住時(shí)間沒(méi)有接收脈沖

?可知所接收到的二選制信息是00000101

?注意，串行傳送時(shí)，低住在前，高位在后

2011年7月28日星期四*：■■■?網(wǎng)絡(luò)教育學(xué)院

?在串行傳送時(shí)，

?被傳送的數(shù)據(jù)需要在發(fā)送部件遂行并一串變換

,這稱為拆卸

?而在接收部件又需要遂行串一并變換，這稱為

裝配

?串行傳送的主要優(yōu)點(diǎn)

?只需要一條傳輸線

?這一點(diǎn)對(duì)長(zhǎng)距離傳輸尤其重要

?不管傳送多少數(shù)據(jù)量都只需要一條傳輸線，成本比

較低廉

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

【例6-2】利用串行方式傳送字符，每抄鐘傳送的比

特（bit）傳教常稱為波特率（BaudRate）。假設(shè)

數(shù)據(jù)傳送速率是120個(gè)字符/抄，每一個(gè)字符格式

現(xiàn)定包含10個(gè)教據(jù)核（起始位、停止優(yōu)、8個(gè)數(shù)據(jù)

?。?，間傳送的波特率是多少？每個(gè)比特佳占用

的時(shí)間是多少？

【解】：

波特率為：10bX120/s=1200b/s=1200bps

每個(gè)比特住占用的時(shí)間Td是波特率的倒數(shù)：Td=

1/1200=0.833X103s=0.833ms

2011什：7月28H星期四筐就可：3^g^網(wǎng)絡(luò)教育學(xué)院

2.并行傳送

?用并行方式傳送二進(jìn)制信息時(shí)，對(duì)應(yīng)于每個(gè)數(shù)據(jù)傳都需要

一條單獨(dú)的傳輸線

?信息由多少二進(jìn)制住組成，就需要多少條傳輸線

?使二進(jìn)制數(shù)“0〃或“1〃在不同的線上同時(shí)選行傳送

高位1

0

]

?并行傳送的過(guò)程0

發(fā)送接收

]

部件部件

?CAI演示r

0

0

低位

?如果要傳送的數(shù)據(jù)由8住二進(jìn)制住組切門個(gè)字節(jié)）,那么可以使

用8條線組成的扃平數(shù)據(jù)電纜

?每一條線代表二進(jìn)制數(shù)的不同住值

?例如，最上面的線代表最高有效住，最下面的線代表最低有效佳

,因而圖中正在傳送的二進(jìn)制教就是10101100

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院24

?并行傳送?般采用電住傳送

?由于所有的住同時(shí)破傳送，所以并行數(shù)據(jù)

傳送比串行數(shù)據(jù)傳送快得多

?例如，使用32根單獨(dú)的地址線，可以從CPU的

地址寄存器同時(shí)傳送32位地址信息給主存

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

3.分時(shí)傳送

?分時(shí)傳送有兩種概念

?一種是泉用總線復(fù)用方式

?某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息

?為此必須劃分時(shí)間片，以便在不同的時(shí)間間隔中完

成傳送地址和傳送效據(jù)的任務(wù)

?另一種是共享總線的部件分時(shí)使用總線

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.3總線系統(tǒng)實(shí)例

6.3.1ISA總線

6.3.2PCI總線

6.3.3AGP總線

6.3.4PCIExpress總線

2011年7月28日星期四H網(wǎng)絡(luò)教育學(xué)院

?隨著計(jì)算機(jī)技術(shù)的選步，總線技術(shù)的標(biāo)準(zhǔn)也在不

斷發(fā)展

?例如，微型計(jì)算機(jī)卷線

?PC/XT總線（1981年）

?PC/AT或ISA總線（1984年）

?EISA總線（1988年）

?VESA總線（1989年）

?PQ總線（1991年）

?AGP總線（1997年）

?PCI-X總線（1998年）

?PCIExpress（2004年）

2011年7月28日星期四網(wǎng)絡(luò)教育學(xué)院

6.3.1ISA總線

?ISA^IndustryStandardArchitecture,工業(yè)標(biāo)準(zhǔn)結(jié)

構(gòu)）總線是由IBMPC/XT和PC/AT使用的8住總線發(fā)

展而來(lái)的總線標(biāo)準(zhǔn)

?ISA是8/16佳兼袞總線，因此I/O插槽有8住和8/16

住兩種類型：

?8蒞廣展槽由62個(gè)引腳組成

?其中包括20條地址線和8條