電子技術(shù)（第5版） 課件 8 觸發(fā)器及時(shí)序邏輯電路

第8章時(shí)序邏輯電路

內(nèi)容提要本章先按照電路結(jié)構(gòu)和工作特點(diǎn)重點(diǎn)介紹基本RS觸發(fā)器和同步觸發(fā)器的邏輯功能及使用；對(duì)邊沿觸發(fā)器的觸發(fā)方式及功能進(jìn)行特別說明；介紹不同觸發(fā)器之間的相互轉(zhuǎn)換。此外還詳細(xì)討論了計(jì)數(shù)器、寄存器等小規(guī)模和中規(guī)模集成電路的邏輯功能和使用方法。

8.1基本RS觸發(fā)器8.2同步觸發(fā)器8.3觸發(fā)器的分類及轉(zhuǎn)換8.4時(shí)序邏輯電路的分析8.5計(jì)數(shù)器8.6寄存器

時(shí)序邏輯電路一般由組合邏輯電路和存儲(chǔ)電路（存儲(chǔ)器）兩部分組成，其結(jié)構(gòu)框圖如圖8.1所示。圖8.1時(shí)序邏輯電路的結(jié)構(gòu)框圖觸發(fā)器能夠存儲(chǔ)1位二進(jìn)制數(shù)碼，即具有記憶功能，并且其狀態(tài)能在觸發(fā)脈沖作用下迅速翻轉(zhuǎn)。

8.1基本RS觸發(fā)器基本RS觸發(fā)器，又稱RS鎖存器，常見的有兩種結(jié)構(gòu)：一種由與非門構(gòu)成；另一種由或非門構(gòu)成。8.1.1基本RS觸發(fā)器的構(gòu)成基本RS觸發(fā)器，如圖8.2（a）所示。它由“與非”門G1、G2交叉耦合構(gòu)成。，是信號(hào)輸入端；Q、是兩個(gè)互補(bǔ)的信號(hào)輸出端。觸發(fā)器狀態(tài)在觸發(fā)脈沖作用下轉(zhuǎn)換的過程，稱為觸發(fā)器的翻轉(zhuǎn)。有用正脈沖觸發(fā)的，也有用負(fù)脈沖觸發(fā)的。、端加非號(hào)表明基本RS觸發(fā)器采用負(fù)脈沖觸發(fā)，如果用正脈沖觸發(fā)，則應(yīng)記為R、S。通常規(guī)定觸發(fā)器Q端的狀態(tài)為觸發(fā)器的狀態(tài)，它具有兩個(gè)穩(wěn)定狀態(tài)：Q=0，=1或Q=1，=0。圖8.2基本RS觸發(fā)器邏輯電路

圖8.2（b）所示是基本RS觸發(fā)器的符號(hào)，輸入端方框外的小圓圈也表示負(fù)脈沖觸發(fā)。

8.1.2基本RS觸發(fā)器的工作原理1.當(dāng)

=1，=0，即在端加負(fù)脈沖假設(shè)觸發(fā)器的原狀態(tài)為Q=0，=1，對(duì)G2門由于=0，根據(jù)“與非”門邏輯功能，則=1，由于存在G2門對(duì)G1門的反饋線，G1門兩輸入均為1，其輸出端Q=0。若觸發(fā)器的原狀態(tài)為Q=1，=0，則加在G2門的=0將使=1，G1門輸出Q由1翻轉(zhuǎn)為0?？梢?，無論原狀態(tài)是Q=0或Q=1，只要輸入信號(hào)=0，=1，觸發(fā)器的狀態(tài)一定是Q=0，=1。這時(shí)稱觸發(fā)器處于置“0”狀態(tài)，亦稱復(fù)位態(tài)，這是觸發(fā)器的一個(gè)穩(wěn)態(tài)。

2.當(dāng)=1，=0，即在端加負(fù)脈沖采用與上相同的方法和步驟分析可知，觸發(fā)器終了狀態(tài)為Q=1，=0，稱此時(shí)觸發(fā)器處于“1”狀態(tài)，或置位態(tài)，這是觸發(fā)器的另一個(gè)穩(wěn)態(tài)。由以上可知：在或上輸入負(fù)脈沖，觸發(fā)器將成為Q=1，=0或Q=0，=1穩(wěn)定狀態(tài)。3.當(dāng)=1，=1時(shí)假設(shè)觸發(fā)器的原狀態(tài)為Q=0，=1，對(duì)G1門由于=1，對(duì)于G2門由于=1，根據(jù)“與非”門邏輯功能，則Q=0，=1；若觸發(fā)器的原狀態(tài)為Q=1，=0，同樣，與非門的作用使Q=1，=0?？梢?，當(dāng)負(fù)脈沖撤除后（即此時(shí)=1，=1），觸發(fā)器能保持信號(hào)作用前的輸出狀態(tài)，這種特性稱為具有保持功能或記憶功能。

4.當(dāng)=0，=0時(shí)不論觸發(fā)器的原狀態(tài)如何，此時(shí)兩個(gè)與非門的輸出都為1，即Q==1，這破壞了觸發(fā)器的邏輯關(guān)系。一旦撤去低電平，Q與的狀態(tài)取決于將撤消的信號(hào)；如果信號(hào)同時(shí)撤消，則Q與的狀態(tài)不確定，使觸發(fā)器的工作變得不可靠。因此觸發(fā)器工作時(shí)=0，=0的情況是不允許的。

采用或非門構(gòu)成的基本RS觸發(fā)器邏輯電路及邏輯符號(hào)如圖8.3所示。由邏輯電路圖可知，其輸出端邏輯表達(dá)式為：用或非門構(gòu)成基本RS觸發(fā)器，在實(shí)現(xiàn)置位和復(fù)位的功能時(shí)是采用正脈沖觸發(fā)，所以在符號(hào)圖前沒有小圓圈。圖8.3或非門構(gòu)成的基本RS觸發(fā)器邏輯電路

8.1.3觸發(fā)器的功能描述方法先介紹一下有關(guān)現(xiàn)態(tài)和次態(tài)的概念?，F(xiàn)態(tài)是觸發(fā)器接收輸入信號(hào)之前所處的狀態(tài)，用Qn和表示；次態(tài)是觸發(fā)器接收輸入信號(hào)之后所處的狀態(tài)，用Qn+1和表示。根據(jù)前面對(duì)基本觸發(fā)器的分析可知，Qn+1的值不僅和輸入信號(hào)有關(guān)，而且還取決于現(xiàn)態(tài)。對(duì)于觸發(fā)器邏輯功能的描述通常有4種形式，即特征表（真值表）、特征方程、激勵(lì)表（狀態(tài)圖）以及時(shí)序圖。1.特征表反映觸發(fā)器次態(tài)Qn+1，現(xiàn)態(tài)Qn和輸入，之間對(duì)應(yīng)關(guān)系的表格叫做特性表。根據(jù)前面的工作原理可以很容易得到基本RS觸發(fā)器的特性表，如表8.1所示。對(duì)應(yīng)的簡化功能表如表8.2所示。

表8.1基本RS觸發(fā)器特性表Qn+1功能0110置00100保持1011置11001置111111100001不定不允許000不定不允許Qn保持置0功能01置01010置111保持00不定不允許表8.2基本RS觸發(fā)器簡化功能表Qn+1Qn圖8.4基本RS觸發(fā)器Qn+1的卡諾圖

2.特征方程觸發(fā)器的特征方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關(guān)系式。從表8.1所示的特性表可以看出Qn+1與Qn,,都有關(guān)，在,,Qn3個(gè)變量的8種取值中，正常情況下，001，000兩種取值是不會(huì)出現(xiàn)的，也就是說，這是約束項(xiàng)，這樣可以得到如圖8.4所示的Qn+1的卡諾圖。由圖8.4可得到其對(duì)應(yīng)的特征方程為：約束條件即（8-1）

3.激勵(lì)表和狀態(tài)圖激勵(lì)表描述了觸發(fā)器欲達(dá)到目標(biāo)狀態(tài)所需要的輸入信號(hào)狀態(tài)，它可以由前面的特征表直接得到。表8.3是基本RS觸發(fā)器的激勵(lì)表。狀態(tài)圖是用于描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形，由激勵(lì)表可以得到其對(duì)應(yīng)的狀態(tài)圖，如圖8.5所示。圖中兩個(gè)圓圈分別表示觸發(fā)器的兩個(gè)狀態(tài)，箭頭指示狀態(tài)轉(zhuǎn)換方向，箭頭旁標(biāo)注的是狀態(tài)轉(zhuǎn)換所需要的輸入信號(hào)條件。例如當(dāng)觸發(fā)器處在0狀態(tài)，即Qn=0時(shí)，若輸入信號(hào)＝01或11，觸發(fā)器仍為0狀態(tài)，若=10，觸發(fā)器就會(huì)翻轉(zhuǎn)成為1狀態(tài)。表8.3和圖8.5中的“×”均表示不管是什么狀態(tài)或稱做任意狀態(tài)。

表8.3基本RS觸發(fā)器的激勵(lì)表圖8.5基本RS觸發(fā)器的狀態(tài)圖

QnQn+100×101101001111×

4.時(shí)序圖反映觸發(fā)器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱為時(shí)序圖，它可以直觀地說明觸發(fā)器的特性和工作狀態(tài)，值得說明的是，在時(shí)序圖中必須包含輸入狀態(tài)的所有可能的組合，否則，就不是正確的時(shí)序圖。如圖8.6所示的基本RS觸發(fā)器的時(shí)序圖。圖8.6基本RS觸發(fā)器的時(shí)序圖

8.2同步觸發(fā)器基本RS觸發(fā)器直接受輸入信號(hào)控制。在實(shí)際中，我們常希望輸入信號(hào)僅在一定的時(shí)間內(nèi)起作用，為此，在基本RS觸發(fā)器上增加一個(gè)控制端，它像時(shí)鐘一樣，提供觸發(fā)器準(zhǔn)確的翻轉(zhuǎn)時(shí)刻，稱為“時(shí)鐘脈沖”，通常以CP（ClockPulse的縮寫）表示。其作用是：無控制觸發(fā)脈沖時(shí)，RS觸發(fā)器只對(duì)R、S端出現(xiàn)的觸發(fā)電平起暫存的作用，不會(huì)立即翻轉(zhuǎn)：若控制端給出控制觸發(fā)脈沖，觸發(fā)器才按存入的信息翻轉(zhuǎn)。用時(shí)鐘脈沖控制輸入信號(hào)起作用時(shí)間的觸發(fā)器，稱為同步觸發(fā)器或鐘控觸發(fā)器。

8.2.1同步RS觸發(fā)器1.同步RS觸發(fā)器的構(gòu)成G1、G2兩個(gè)與非門構(gòu)成基本RS觸發(fā)器，其觸發(fā)信號(hào)來自G3和G4兩個(gè)與非門的輸出；G3和G4構(gòu)成的電路稱為觸發(fā)器導(dǎo)引電路；R、S端及CP端為3個(gè)控制端，CP端稱時(shí)鐘脈沖控制端，且CP端連接的框邊處無小圓圈，表示此觸發(fā)器是正脈沖觸發(fā)；通常還設(shè)有直接置0端或直接置1端，也稱預(yù)置端，用、表示（負(fù)脈沖觸發(fā)），只在時(shí)鐘脈沖工作前使用，而在時(shí)鐘脈沖工作過程中應(yīng)將其懸空或接高電平。

圖8.7同步RS觸發(fā)器

2.同步RS觸發(fā)器的工作原理（1）CP=0時(shí)：G3和G4被封鎖，因?yàn)闊o論R和S如何變化，兩個(gè)門的輸出均為1，此時(shí)基本RS觸發(fā)器的，觸發(fā)器的輸出狀態(tài)將保持不變。（2）CP=1時(shí)：CP對(duì)G3和G4的封鎖被解除，在這種條件下：①R=0，S=1：導(dǎo)引電路中，，作為基本RS觸發(fā)器的輸入信號(hào)，觸發(fā)器處于置“1”態(tài)，Q=1，；②R=1，S=0：導(dǎo)引電路中，，作為基本RS觸發(fā)器的輸入信號(hào)，觸發(fā)器置“0”態(tài)，Q=0，；③R=0，S=0：導(dǎo)引電路中G3及G4均輸出1，，，顯然，觸發(fā)器的輸出狀態(tài)將保持不變。④R=1，S=1：導(dǎo)引電路中G3及G4均輸出0，，，使觸發(fā)器輸出=1，CP過去后，狀態(tài)變?yōu)椴欢?，?yīng)用中要避免這種情況出現(xiàn)。

3.同步RS觸發(fā)器的功能描述（1）特性表。綜上所述，可得出同步RS觸發(fā)器的特性表，見表8.4。表8.4同步RS觸發(fā)器的特性表CPRSQn+1功能0××Qn保持100Qn保持1011置11100置0111不定不允許（2）特征方程。根據(jù)特性表，很容易得到同步RS觸發(fā)器的特征方程如下：CP=1有效

（8-2）

8.2.2同步D觸發(fā)器同步RS觸發(fā)器的R，S之間有約束。不允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)，這就限制了同步RS觸發(fā)器的使用。下面我們介紹不具有約束條件的同步D觸發(fā)器。

1.同步D觸發(fā)器的構(gòu)成同步D觸發(fā)器的邏輯電路和邏輯符號(hào)如圖8.8所示。它是在同步RS觸發(fā)器的基礎(chǔ)上增加了一個(gè)反相器，通過它把加在S端的D信號(hào)反相之后送到R端。

圖8.8同步D觸發(fā)器

2.同步D觸發(fā)器的工作原理

（1）當(dāng)CP=0時(shí)，則有，，根據(jù)基本RS觸發(fā)器的工作原理，同步D觸發(fā)器的輸出保持原來的狀態(tài)。（2）當(dāng)CP=1時(shí)，由與非門的特性可以得到：即，互補(bǔ)，自然滿足約束條件。①D=0，此時(shí)有：，，由基本RS觸發(fā)器的原理有：Q=0，；②D=1，此時(shí)有：，，由基本RS觸發(fā)器的原理有：Q=1，。

3.同步D觸發(fā)器的功能描述（1）特性表。由D觸發(fā)器工作原理可得其特性表，見表8.5。（2）特征方程。將，代入基本RS觸發(fā)器的特征方程式（8-1）得到同步D觸發(fā)器的特征方程（當(dāng)然也可以由特性表得到）：

（8-3）表8.5同步D觸發(fā)器的特性表

由此可見，同步D觸發(fā)器的次態(tài)始終與輸入信號(hào)D保持一致，故又稱其為D鎖存器或數(shù)據(jù)暫存器。CPDQn+100或1Qn1001118.2.3同步JK觸發(fā)器1.同步JK觸發(fā)器的構(gòu)成同步JK觸發(fā)器的邏輯電路和邏輯符號(hào)如圖8.9所示。圖8.9同步JK觸發(fā)器

2.同步JK觸發(fā)器的工作原理及功能描述

由圖8.9可知，，當(dāng)CP=0時(shí)，，觸發(fā)器保持原狀態(tài)不變。當(dāng)CP=1時(shí)，，，將它們代入基本觸發(fā)器特征方程式（8-1），得到JK觸發(fā)器的特征方程：（8-4）同時(shí)，注意到：即無論輸入信號(hào)J，K如何變化，該觸發(fā)器的約束條件都會(huì)自動(dòng)滿足。由特征方程可以得到同步JK觸發(fā)器的真值表，見表8.6。當(dāng)J=K=1時(shí)，可認(rèn)為J、K端都懸空。表8.6同步JK觸發(fā)器的真值表CPJK

Qn+1功能0××

Qn保持100

Qn

保持101

0置0110

1置1111

計(jì)數(shù)

8.2.4同步T觸發(fā)器1.同步T觸發(fā)器的構(gòu)成將JK觸發(fā)器的JK端短接在一起作為輸入端T，就得到同步T觸發(fā)器，圖8.10所示的為同步T觸發(fā)器的邏輯電路和邏輯符號(hào)。圖8.10同步T觸發(fā)器

2.同步T觸發(fā)器的工作原理及功能描述在同步JK觸發(fā)器的基礎(chǔ)上我們可以知道同步T觸發(fā)器的工作原理，在同步JK觸發(fā)器的特征方程式（8-4）中令T=J=K，則有：（8-5）由此可得其真值表，如表8.7所示。從表8.7可知，當(dāng)T=0時(shí)，觸發(fā)器無計(jì)數(shù)功能，時(shí)鐘脈沖到來前后狀態(tài)不變；當(dāng)T=1時(shí)，觸發(fā)器具有計(jì)數(shù)功能，每個(gè)時(shí)鐘脈沖都會(huì)引起觸發(fā)器翻轉(zhuǎn)。因此，T觸發(fā)器又稱為可控計(jì)數(shù)觸發(fā)器。

表8.7同步T觸發(fā)器的真值表觸發(fā)器：是只具有計(jì)數(shù)功能的T觸發(fā)器。其邏輯符號(hào)與T觸發(fā)器相同，但T端置1。

T功能0保持1翻轉(zhuǎn)8.3.1觸發(fā)器的分類基本RS觸發(fā)器無時(shí)鐘信號(hào)，是構(gòu)成各類觸發(fā)器的基本電路形式。時(shí)鐘觸發(fā)器的種類很多，主要有三種分類方式：按邏輯功能分類，按結(jié)構(gòu)形式分類，按觸發(fā)方式分類。按邏輯功能分類。時(shí)鐘觸發(fā)器可分為：RS型、JK型、D型、T（T

）型四種。按結(jié)構(gòu)形式不同，時(shí)鐘觸發(fā)器又可分為四種。8.3觸發(fā)器的分類及轉(zhuǎn)換

1.同步型在CP高電平期間接收數(shù)據(jù)輸入信號(hào)，改變輸出狀態(tài)，這種觸發(fā)方式稱為高電平觸發(fā)，是結(jié)構(gòu)最簡單的一種，只能用在CP高電平期間接收數(shù)據(jù)輸入信號(hào)，且保持恒定不變的場合。注意：同步型觸發(fā)器存在空翻現(xiàn)象，就是指在一個(gè)時(shí)鐘脈沖內(nèi)，觸發(fā)器發(fā)生一次以上的翻轉(zhuǎn)。它將造成觸發(fā)器輸出狀態(tài)在邏輯上的混亂，應(yīng)避免。

2.邊沿型只在CP下降沿到達(dá)時(shí)接收數(shù)據(jù)輸入信號(hào)，改變輸出狀態(tài)，稱為下降沿觸發(fā)。為了工作可靠，應(yīng)保證數(shù)據(jù)輸入信號(hào)在CP下降沿前建立并保持不變，直至到達(dá)下降沿。有的觸發(fā)器是采用上升沿觸發(fā)方式的。邊沿觸發(fā)器具有更強(qiáng)的抗干擾能力，可以有效地克服空翻現(xiàn)象。

3.維持-阻塞型也采用邊沿觸發(fā)方式，在CP上升沿到達(dá)時(shí)接收數(shù)據(jù)輸入信號(hào)，改變輸出狀態(tài)，稱為上升沿觸發(fā)。它具有維持和阻塞的功能，能正確地導(dǎo)引時(shí)鐘脈沖前沿瞬間的輸入狀態(tài)，并阻塞改變輸出狀態(tài)的通道，以達(dá)到消除空翻的目的。

4.主從型該觸發(fā)器由兩級(jí)時(shí)鐘觸發(fā)器組成，前級(jí)稱為主觸發(fā)器，后級(jí)稱為從觸發(fā)器。其工作過程分兩步進(jìn)行：第一步，它在CP上升沿接收數(shù)據(jù)輸入信號(hào)并在CP高電平期間保持不變時(shí)，主觸發(fā)器翻轉(zhuǎn)，從觸發(fā)器不變；第二步，在CP下降沿時(shí)，從觸發(fā)器翻轉(zhuǎn)。這種觸發(fā)方式稱為主從觸發(fā)。主從觸發(fā)器的第一步是為第二步作準(zhǔn)備的，其翻轉(zhuǎn)是在時(shí)鐘信號(hào)由1回落到0時(shí)發(fā)生的，也屬下降沿觸發(fā)。

注意：同一功能的觸發(fā)器，可以采用不同的電路結(jié)構(gòu)形式來實(shí)現(xiàn)，但真值表均一樣。例如，同是T型觸發(fā)器，既可用主從型結(jié)構(gòu)形式，也可用維持阻塞型結(jié)構(gòu)形式來實(shí)現(xiàn)；反之，同一電路結(jié)構(gòu)形式，可以構(gòu)成不同功能的觸發(fā)器，例如，主從結(jié)構(gòu)形式不僅可以構(gòu)成RS型觸發(fā)器，也可構(gòu)成JK型、D型、T（T

）型觸發(fā)器。按觸發(fā)方式分類。所謂觸發(fā)方式反映的是觸發(fā)器翻轉(zhuǎn)時(shí)刻和時(shí)鐘脈沖之間的關(guān)系。時(shí)鐘觸發(fā)器可分為：電位觸發(fā)型（正負(fù)電位）、邊沿觸發(fā)型、主從觸發(fā)型三種。

下面以JK觸發(fā)器為例來說明各種觸發(fā)方式的邏輯符號(hào)，見圖8.11。CP輸入端頂部若無“∧”表示電位觸發(fā)，頂部若有“∧”表示邊沿觸發(fā)。若CP時(shí)鐘信號(hào)僅有“∧”而無小圓圈則表示“上升沿觸發(fā)”，又稱正邊沿觸發(fā)；若CP時(shí)鐘信號(hào)既有“∧”又有小圓圈則表示“下降沿觸發(fā)”，又稱負(fù)邊沿觸發(fā)。主從觸發(fā)器中符號(hào)“┌”表示輸出延遲。圖8.11觸發(fā)方式

例8.1

已知同步RS觸發(fā)器輸入信號(hào)波形如圖8.12所示，試畫出輸出端Q的波形，設(shè)Q的初態(tài)為1。

解：輸出端Q的波形如圖8.12所示，注意其空翻現(xiàn)象。圖8.12例8.1的圖

例8.2已知D觸發(fā)器輸入信號(hào)波形如圖8.13所示，試畫出電位觸發(fā)和邊沿觸發(fā)（下降沿）方式下輸出端Q的波形。設(shè)Q的初態(tài)為0。

解：電位觸發(fā)方式下輸出端Q的波形和邊沿觸發(fā)方式（下降沿）下輸出端Q

的波形如圖8.13所示。Q的波形存在空翻，而Q

的波形克服了空翻。圖8.13例8.2的圖

例8.3

已知JK觸發(fā)器輸入信號(hào)波形如圖8.14所示，試畫出邊沿觸發(fā)（上升沿）方式下輸出端Q和的波形。設(shè)Q的初態(tài)為0。

解：邊沿觸發(fā)方式（上升沿）下輸出端Q和的波形如圖8.14所示。

圖8.14例8.3的圖

8.3觸發(fā)器的轉(zhuǎn)換由于實(shí)際生產(chǎn)的集成觸發(fā)器只有JK和D觸發(fā)器兩種，所以在這里也只介紹如何把這兩種觸發(fā)器轉(zhuǎn)換成其他類型的觸發(fā)器，以及它們之間的相互轉(zhuǎn)換。根據(jù)已有觸發(fā)器獲得待求觸發(fā)器的步驟如下：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特征方程；（2）變換待求觸發(fā)器的特征方程，使之與已有觸發(fā)器的特征方程一致；（3）根據(jù)變量相同，系數(shù)相等則方程一定相等的原則，比較已有、待求觸發(fā)器的特征方程，求出轉(zhuǎn)換邏輯；（4）畫電路圖。1.JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JK觸發(fā)器的特征方程為：（8-6）D觸發(fā)器的特征方程為：變換D觸發(fā)器表達(dá)式，使之與JK觸發(fā)器方程相同，即：（8-7）把Qn，視為變量，余下部分視為系數(shù)，比較式（8-6）和式（8-7）得到：畫出電路圖，如圖8.15所示，圖中CP為下降沿觸發(fā)。圖8.15JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器

2.JK觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器JK觸發(fā)器的特征方程為：RS觸發(fā)器的特征方程為：變換RS觸發(fā)器表達(dá)式：

將上式與JK觸發(fā)器特征方程比較可得到：畫出電路圖，如圖8.16所示。圖8.16JK觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器上式中可以被吸收，RSQn是約束項(xiàng)，應(yīng)去掉，故有3.JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器JK觸發(fā)器的特征方程為：T觸發(fā)器的特征方程為：比較兩式得到：畫出電路圖，如圖8.17所示。圖8.17JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器4.D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器D觸發(fā)器的特征方程為：JK觸發(fā)器的特征方程為：比較以上兩式得到：畫電路圖，如圖8.18所示。

圖8.18D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器

5.D觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器D觸發(fā)器的特征方程為：RS觸發(fā)器的特征方程為：顯然，時(shí)，以上兩式必然相等。畫出電路圖，如圖8.19所示。圖8.19D觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器6.D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器D觸發(fā)器的特征方程為：T觸發(fā)器的特征方程為：比較以上兩式，可得到：畫出電路圖，如圖8.20所示。

圖8.20D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器8.4時(shí)序邏輯電路的分析

8.4.1同步時(shí)序邏輯電路的分析同步時(shí)序邏輯電路的分析一般可按以下步驟進(jìn)行：（1）寫方程式。根據(jù)電路寫出各個(gè)觸發(fā)器的驅(qū)動(dòng)方程和電路的輸出方程，再將驅(qū)動(dòng)方程代入所用觸發(fā)器的特性方程，從而求出電路的狀態(tài)方程。（2）列真值表。假定初態(tài)，分別代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，依次求出在某一初態(tài)狀態(tài)下的次態(tài)和輸出，列表表示，即得狀態(tài)真值表。（3）作狀態(tài)圖。根據(jù)狀態(tài)真值表的結(jié)果，畫出狀態(tài)轉(zhuǎn)換圖。（4）畫時(shí)序圖。根據(jù)狀態(tài)真值表、狀態(tài)轉(zhuǎn)換圖和觸發(fā)器的觸發(fā)方式畫出時(shí)序圖。（5）功能描述。用文字概括電路的邏輯功能。

例8.4

分析圖8.21所示電路的邏輯功能。設(shè)起始狀態(tài)是Q2Q1Q0=000。圖8.21同步時(shí)序電路

解：該電路由3個(gè)JK觸發(fā)器和1個(gè)與門構(gòu)成，沒有外加輸入信號(hào)，輸出信號(hào)為C。該電路的3個(gè)觸發(fā)器共用一個(gè)時(shí)鐘信號(hào)，因此是同步時(shí)序電路。（1）寫方程式。驅(qū)動(dòng)方程為：,

,

,輸出方程為：狀態(tài)方程為：將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，可得狀態(tài)方程

（2）列真值表。設(shè)初態(tài)，則次態(tài)，；再將001設(shè)為初態(tài)，求次態(tài)和輸出，依次進(jìn)行，可計(jì)算列出如表8.8所示的狀態(tài)真值表。表8.8狀態(tài)真值表

（3）作狀態(tài)圖。電路狀態(tài)依次轉(zhuǎn)換的結(jié)果如圖8.22所示。其中000→100共五個(gè)循環(huán)狀態(tài)稱為有效狀態(tài)，而101、110、111三種狀態(tài)為無效狀態(tài)。若電路由于某種原因進(jìn)入了無效狀態(tài)，而能在CP作用下自動(dòng)返回至有效狀態(tài)中來，則稱這種電路能夠自啟動(dòng)。

圖8.22狀態(tài)圖

（4）畫時(shí)序圖。電路的時(shí)序圖如圖8.23所示。（5）功能描述。由以上分析可知，該電路是五進(jìn)制同步加法計(jì)數(shù)器。C端為進(jìn)位端，并且具有自啟動(dòng)功能。圖8.23時(shí)序圖

8.4.2異步時(shí)序邏輯電路的分析異步時(shí)序電路的分析與同步時(shí)序電路的分析基本相同，只是由于各個(gè)觸發(fā)器的時(shí)鐘信號(hào)不同，所以需要寫出各時(shí)鐘方程。

例8.5

異步時(shí)序電路如圖8.24所示，試分析其邏輯功能。

解：該電路由3個(gè)JK觸發(fā)器構(gòu)成，且3個(gè)觸發(fā)器的時(shí)鐘信號(hào)不同，因此是異步時(shí)序電路。圖8.24異步時(shí)序邏輯電路

（2）列真值表假定初態(tài)，代入狀態(tài)方程，計(jì)算次態(tài)，得到狀態(tài)真值表如表8.9所示。表8.9真值表

（3）作狀態(tài)圖。如圖8.25所示。圖8.25狀態(tài)圖

（4）畫時(shí)序圖。如圖8.26所示。

（5）功能描述。由以上分析可知，該電路是五進(jìn)制異步加法計(jì)數(shù)器，并且具有自啟動(dòng)功能。圖8.26時(shí)序圖

8.5計(jì)數(shù)器

在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器，它由觸發(fā)器組合構(gòu)成。計(jì)數(shù)器的種類很多，按觸發(fā)器的狀態(tài)轉(zhuǎn)換與計(jì)數(shù)脈沖是否同步，分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位制不同，分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器（N進(jìn)制計(jì)數(shù)器）；按數(shù)值的增減，分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。計(jì)數(shù)器是數(shù)字系統(tǒng)的重要組成部分，主要用于計(jì)數(shù)，也可用于分頻和定時(shí)。

8.5.1二進(jìn)制計(jì)數(shù)器1.二進(jìn)制異步加法計(jì)數(shù)器（1）電路組成。如圖8.27所示為3位二進(jìn)制異步加法計(jì)數(shù)器。它由3個(gè)JK觸發(fā)器組成，低位的輸出Q接到高位的控制端C，只有最低位FF0的C端接收計(jì)數(shù)脈沖CP。每個(gè)觸發(fā)器的J，K端都懸空，即J=K=1，處于計(jì)數(shù)狀態(tài)。只要控制端C的信號(hào)由“1”變到“0”，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)。C=Q0Q1Q2

是進(jìn)位信號(hào)。圖8.273位二進(jìn)制異步加法計(jì)數(shù)器

（2）工作原理。計(jì)數(shù)器工作前應(yīng)清零，即Q2Q1Q0=000。第一個(gè)CP脈沖輸入后，當(dāng)該脈沖的下降沿到來時(shí)，F(xiàn)F0翻轉(zhuǎn)，Q0由“0”變?yōu)椤?”，這樣Q0=1就加到FF1的C端，使FF1保持不變，計(jì)數(shù)器的狀態(tài)為001。第二個(gè)CP脈沖輸入后，F(xiàn)F0又翻轉(zhuǎn)，Q0

由“1”變?yōu)椤?”。這樣Q0=0就加到FF1的C端，使FF1翻轉(zhuǎn)，Q1由“0”變?yōu)椤?”。Q=1就加到FF2的C端，使FF2保持不變，計(jì)數(shù)器的狀態(tài)為010。按此規(guī)律，隨著計(jì)數(shù)脈沖CP的不斷輸入，計(jì)數(shù)器的狀態(tài)如圖8.28所示，當(dāng)?shù)?個(gè)CP脈沖輸入后，計(jì)數(shù)器的狀態(tài)為111，產(chǎn)生進(jìn)位信號(hào)C=1，再輸入一個(gè)CP脈沖，計(jì)數(shù)器的狀態(tài)恢復(fù)為000。

圖8.283位二進(jìn)制異步加法計(jì)數(shù)器的狀態(tài)圖圖8.293位二進(jìn)制異步加法計(jì)數(shù)器時(shí)序圖

如圖8.29所示是3位二進(jìn)制異步加法計(jì)數(shù)器的時(shí)序圖（或波形圖），可見Q0的脈沖波形周期比計(jì)數(shù)脈沖CP大1倍，Q1的脈沖波形周期比Q0大1倍，余可類推。因此二進(jìn)制計(jì)數(shù)器的Q0，Q1，Q2的脈沖頻率，分別是計(jì)數(shù)脈沖頻率的二分頻、四分頻和八分頻。計(jì)數(shù)器可作為分頻器，同時(shí)也體現(xiàn)了定時(shí)的作用。如果把圖8.27中接Q0，Q1的線改接到，端，就可以構(gòu)成3位二進(jìn)制異步減法計(jì)數(shù)器，其工作原理類似。

2.二進(jìn)制同步加法計(jì)數(shù)器為提高計(jì)數(shù)速度，將計(jì)數(shù)脈沖送到每一個(gè)觸發(fā)器的C端，使各觸發(fā)器的狀態(tài)變化與計(jì)數(shù)脈沖同步，這種方式組成的計(jì)數(shù)器稱為同步計(jì)數(shù)器。（1）電路組成。由JK觸發(fā)器構(gòu)成的3位同步加法計(jì)數(shù)器如圖8.30所示。其中C=Q2Q1Q0是進(jìn)位信號(hào)。

（2）工作原理。計(jì)數(shù)器工作前應(yīng)清零，則有Q2Q1Q0=000。第一個(gè)CP脈沖輸入后，當(dāng)該脈沖的下降沿到來時(shí)，F(xiàn)F0翻轉(zhuǎn)，Q0由“0”變?yōu)椤?”，J1，J2

均為“0”。這樣FF1，F(xiàn)F2保持不變，計(jì)數(shù)器的狀態(tài)為001。同時(shí)，J1=K1=Q0=1，J2=K2=Q1Q0=0。第二個(gè)CP脈沖輸入后，F(xiàn)F0又翻轉(zhuǎn)，Q0由“1”變?yōu)椤?”，F(xiàn)F1翻轉(zhuǎn)，Q1由“0”變?yōu)椤?”，F(xiàn)F2保持不變，計(jì)數(shù)器的狀態(tài)為010。同時(shí)，J1=K1=Q0=0，J2=K2=Q1Q0=0。第三個(gè)CP脈沖到來后，F(xiàn)F0由“0”變?yōu)椤?”，F(xiàn)F1，F(xiàn)F2保持不變，計(jì)數(shù)器的狀態(tài)為011。同時(shí)J1=K1=Q0=1，J2=K2=Q1Q0=1。第四個(gè)CP脈沖到來后，F(xiàn)F0，F(xiàn)F1，F(xiàn)F2均翻轉(zhuǎn)，計(jì)數(shù)器的狀態(tài)為100。按此規(guī)律，隨著計(jì)數(shù)脈沖CP的不斷輸入，計(jì)數(shù)器的狀態(tài)同圖8.28所示的狀態(tài)。圖8.303位二進(jìn)制同步加法計(jì)數(shù)器

可按表8.10所示的邏輯關(guān)系進(jìn)行級(jí)間連接。表8.103位同步二進(jìn)制加法計(jì)數(shù)器連接的邏輯關(guān)系

8.5.2十進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器雖然簡單，運(yùn)算方便，但人們習(xí)慣的是十進(jìn)制計(jì)數(shù)器。因此，需要將二進(jìn)制計(jì)數(shù)器轉(zhuǎn)換成具有十進(jìn)制計(jì)數(shù)功能的計(jì)數(shù)器。用4個(gè)JK觸發(fā)器可組成8421碼異步十進(jìn)制加法計(jì)數(shù)器，如圖8.31所示。計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換和普通二進(jìn)制計(jì)數(shù)器相同，表8.11為十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表。CP是計(jì)數(shù)脈沖輸入，計(jì)數(shù)數(shù)碼由Q3Q2Q1Q0并行輸出，C是進(jìn)位輸出端。計(jì)數(shù)器每個(gè)次態(tài)的4位二進(jìn)制數(shù)代表一個(gè)十進(jìn)制數(shù)。例如，次態(tài)為0101，代表十進(jìn)制數(shù)5，表示計(jì)數(shù)器已輸入了5個(gè)計(jì)數(shù)脈沖；第六個(gè)計(jì)數(shù)脈沖輸入后，狀態(tài)轉(zhuǎn)變?yōu)?110，代表十進(jìn)制數(shù)6；若計(jì)數(shù)器次態(tài)為1001時(shí)，代表十進(jìn)制數(shù)9；第十個(gè)脈沖輸入后，狀態(tài)轉(zhuǎn)變?yōu)?000，同時(shí)產(chǎn)生一個(gè)進(jìn)位輸出信號(hào)C=1，相當(dāng)于十進(jìn)制數(shù)逢十進(jìn)一。圖8.31十進(jìn)制異步加法計(jì)數(shù)器CPC10000000102000100100300100011040011010005010001010601010110070110011108011110000910001001010100100001表8.11十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表

8.4.3集成計(jì)數(shù)器

中規(guī)模集成計(jì)數(shù)器有二進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器等多種類型，功能齊全，使用靈活。目前有TTL和CMOS兩大系列的各型產(chǎn)品供選擇。

1.集成4位二進(jìn)制同步加法計(jì)數(shù)器74LS161

就基本工作原理而言，集成4位二進(jìn)制同步加法計(jì)數(shù)器與前面介紹的3位二進(jìn)制同步加法計(jì)數(shù)器并無區(qū)別，只是為了使用和擴(kuò)展功能方便，在制作集成電路時(shí)，增加了一些輔助功能，下面介紹比較典型的芯片74LS161。

（1）74LS161的引腳排列。74LS161的引腳排列、邏輯功能示意圖如圖8.32所示，其中CP是輸入計(jì)數(shù)脈沖，是清零端；是置數(shù)控制端；CTP和CTT是兩個(gè)計(jì)數(shù)器工作狀態(tài)控制端；D0～D3是并行輸入數(shù)據(jù)端；CO是進(jìn)位信號(hào)輸出端；Q0～Q3是計(jì)數(shù)器狀態(tài)輸出端。圖8.32集成4位二進(jìn)制同步加法計(jì)數(shù)器74LS161輸入輸出CTTCTPCP

D0D1D2D3

CO0××××××××00

0

0010××↑d0d1d2d3d0d1d2d3

1111↑××××計(jì)數(shù)

110×↑××××保持

11×0↑××××保持0

表8.12集成計(jì)數(shù)器74LS161的狀態(tài)表

（2）74LS161的狀態(tài)表。表8.12是集成計(jì)數(shù)器74LS161的狀態(tài)表。

（3）74LS161的功能。①=0時(shí)異步清零，此時(shí)，不管CP及其他輸入信號(hào)如何，；由于清零功能與時(shí)鐘無關(guān)，故這種清零稱為異步清零。②=1，=0時(shí)同步預(yù)置數(shù)，在～預(yù)置某個(gè)數(shù)據(jù)～，此時(shí)，在CP上升沿作用下，并行輸入數(shù)據(jù)～進(jìn)入計(jì)數(shù)器，使。③==1且CPT=CPP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步加法二進(jìn)制計(jì)數(shù)；當(dāng)計(jì)數(shù)到1111時(shí)，進(jìn)位輸出端CO送出進(jìn)位信號(hào)（高電平有效）。④==1且CPT．CPP=0時(shí)，計(jì)數(shù)器保持原來狀態(tài)不變。

⑤功能擴(kuò)展。74LS161有異步清零端，利用反饋歸零法，可組成任意進(jìn)制計(jì)數(shù)器。74LS161還有預(yù)置控制端和預(yù)置輸入端～，利用反饋預(yù)置法也可組成任意進(jìn)制計(jì)數(shù)器。多片74LS161可以利用控制端CTP和CTT進(jìn)行級(jí)聯(lián)擴(kuò)展。例如，用兩片74LS161構(gòu)成8位二進(jìn)制計(jì)數(shù)器，即28進(jìn)制計(jì)數(shù)器，正確的連接如圖8.33所示。除上述異步清零二進(jìn)制計(jì)數(shù)器外，還有同步清零二進(jìn)制計(jì)數(shù)器，如74LS163，它必須在CP下降沿作用下=0時(shí)才能清零，其余邏輯功能、工作原理及外引線排列與74LS161沒有區(qū)別。圖8.33用兩片74LS161構(gòu)成8位二進(jìn)制計(jì)數(shù)器

2.集成4位二進(jìn)制同步加法計(jì)數(shù)器74LS16074LS160是十進(jìn)制異步清零（8421BCD）計(jì)數(shù)器，其各端功能與74LS161相同，所不同的是74LS160的輸出只能從0000~1001，當(dāng)Q3Q2Q1Q0=1001時(shí)，進(jìn)位輸出端CO=1。用兩片74LS160構(gòu)成一百進(jìn)制計(jì)數(shù)器的連線圖見圖8.34所示。74LS162是十進(jìn)制（8421BCD）同步清零計(jì)數(shù)器，其各端功能與74LS161也相同。

圖8.34用兩片74LS160構(gòu)成一百進(jìn)制計(jì)數(shù)器

3.集成4位二進(jìn)制異步加法計(jì)數(shù)器74LS197

（1）74LS197的引腳排列。74LS197的引腳排列、邏輯功能示意如圖8.35所示。其中CP0是觸發(fā)器FF0的時(shí)鐘輸入端，CP1是觸發(fā)器FF1的時(shí)鐘輸入端；是清零端；CT/是計(jì)數(shù)和置數(shù)控制端；CTP和CTT是兩個(gè)計(jì)數(shù)器工作狀態(tài)控制端；D0~D3

是并行輸入數(shù)據(jù)端；Q0~Q3是計(jì)數(shù)器狀態(tài)輸出端。圖8.35集成4位二進(jìn)制同步加法計(jì)數(shù)器74LS197（2）74LS197的狀態(tài)表。表8.13是集成計(jì)數(shù)器74LS197的狀態(tài)表。表8.13集成計(jì)數(shù)器74LS197的狀態(tài)表輸入輸出

CPD0D1D2D3

備注

0××××××00

0

0清零

10×d0d1d2d3d0d1d2d3置數(shù)

11↓××××計(jì)數(shù)CP0=CPCP1=Q0

（3）74LS197的工作原理。①=0時(shí)異步清零；②=1，=0時(shí)異步置數(shù)；③=1，=1時(shí)，異步加法計(jì)數(shù)。若將輸入時(shí)鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構(gòu)成4位二進(jìn)制即十六進(jìn)制異步加法計(jì)數(shù)器。若將CP加在CP1端，則構(gòu)成3位二進(jìn)制即八進(jìn)制計(jì)數(shù)器，F(xiàn)F0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進(jìn)制即二進(jìn)制計(jì)數(shù)器。

4.集成4位二進(jìn)制異步加法計(jì)數(shù)器74LS290（1）74LS290的引腳排列。74LS290的引腳排列、邏輯功能示意如圖8.36所示。（2）74LS290的狀態(tài)表。表8.14是集成計(jì)數(shù)器74LS290的狀態(tài)表。（3）74LS290的工作原理。①R0A·R0B=1，S9A·S9B=0時(shí)計(jì)數(shù)器清零。②S9A·S9B=1時(shí)計(jì)數(shù)器置數(shù)為1001，實(shí)現(xiàn)直接置“9”功能。③R0A·R0B=S9A·S9B=CP1=0，若將輸入時(shí)鐘脈沖CP加在CP0端則構(gòu)成1位二進(jìn)制計(jì)數(shù)器。④R0A·R0B=S9A·S9B=CP0=0，若將輸入時(shí)鐘脈沖CP加在CP1端則構(gòu)成五進(jìn)制計(jì)數(shù)器。⑤R0A·R0B=S9A·S9B=CP0=0，若將輸入時(shí)鐘脈沖CP加在CP0端，把Q0與CP1連接起來，則構(gòu)成8421碼十進(jìn)制計(jì)數(shù)器。圖8.36集成4位二進(jìn)制同步加法計(jì)數(shù)器74LS290⑥功能擴(kuò)展。用少量邏輯門，通過對(duì)74LS290外部不同方式的連接，可以組成任意進(jìn)制計(jì)數(shù)器。輸入輸出R0A·R0BS9A·S9BCP0CP110×××1××00↓0000↓00↓Q00000（清零）1001（置9）二進(jìn)制計(jì)數(shù)五進(jìn)制計(jì)數(shù)8421碼十進(jìn)制計(jì)數(shù)表8.14集成計(jì)數(shù)器74LS290的狀態(tài)表

8.5.4計(jì)數(shù)器的應(yīng)用舉例

1.用74LS161構(gòu)成N進(jìn)制計(jì)數(shù)器（1）反饋歸零法。反饋歸零法是在計(jì)數(shù)的過程中，把輸出反饋至芯片的清零端強(qiáng)迫計(jì)數(shù)器歸零的一種方法。當(dāng)計(jì)數(shù)器計(jì)到第N種狀態(tài)后，它的下一個(gè)狀態(tài)要通過門電路使=0，即直接置0，計(jì)數(shù)器的第N+1種狀態(tài)是計(jì)數(shù)器最初的狀態(tài)。

例8.6

采用反饋歸零法，用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。解：圖8.37所示為采用反饋歸零法，用74LS161構(gòu)成的十進(jìn)制計(jì)數(shù)器。令=CTP=CTT=1，因?yàn)镹=10，其對(duì)應(yīng)的Q3Q2Q1Q0=1010，將輸出端Q3和Q1通過與非門接至74LS161的清零端，計(jì)數(shù)器復(fù)位清零。是異步清零，無須CP脈沖，故輸出1010時(shí)能使=0，計(jì)數(shù)器即刻進(jìn)入0000，1010只是計(jì)數(shù)過程中一個(gè)短暫的狀態(tài)。輸出為0000后，由0變1，計(jì)數(shù)器又開始一個(gè)新周期的計(jì)數(shù)。（2）反饋預(yù)置法。反饋預(yù)置法是在計(jì)數(shù)的過程中，利用芯片的預(yù)置控制端和預(yù)置輸入端D0～D3，給D0～D3首先預(yù)置0000，當(dāng)計(jì)數(shù)器計(jì)到第N

1種狀態(tài)時(shí)，使=0，那么它在第N個(gè)CP到來時(shí)，計(jì)數(shù)器的狀態(tài)便會(huì)回到0000。圖8.37用反饋歸零法構(gòu)成的十進(jìn)制計(jì)數(shù)器圖8.38用反饋預(yù)置法構(gòu)成的十進(jìn)制計(jì)數(shù)器

例8.7

采用反饋預(yù)置法，用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。

解：圖8.38所示為采用反饋預(yù)置法，用74LS161構(gòu)成的十進(jìn)制計(jì)數(shù)器。令=CTP=CTT=1，再令預(yù)置輸入端D0～D3=0000（即預(yù)置數(shù)0），以此為初態(tài)進(jìn)行計(jì)數(shù)。N

1=9，其對(duì)應(yīng)的Q3Q2Q1Q0=1001，將輸出端Q3和Q0通過與非門使=0，因是同步置數(shù)，待下一個(gè)CP脈沖上升沿到來時(shí)，計(jì)數(shù)器輸出狀態(tài)才進(jìn)行同步預(yù)置，使Q3Q2Q1Q0=D3D2D1D0=0000，故輸出1001為有效狀態(tài)，計(jì)數(shù)狀態(tài)為0000→0001→…→1001，共10個(gè)。待輸出為0000時(shí)，由0變1，計(jì)數(shù)器又開始一個(gè)新周期的計(jì)數(shù)。（3）進(jìn)位輸出置最小數(shù)法。進(jìn)位輸出置最小數(shù)法是利用芯片的預(yù)置控制端和進(jìn)位輸出端CO，將CO端輸出經(jīng)非門送到端，給預(yù)置輸入端D3D2D1D0置一個(gè)最小數(shù)M，M=16

N。

例8.8

采用進(jìn)位輸出置最小數(shù)法，用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。解：圖8.39為采用進(jìn)位輸出置最小數(shù)法，用74LS161構(gòu)成的十進(jìn)制計(jì)數(shù)器。最小數(shù)M=16

N=16

10=6，對(duì)應(yīng)的二進(jìn)制數(shù)為0110，相應(yīng)的預(yù)置端D3D2D1D0=0110，并且令=CTP=CTT=1。當(dāng)Q3Q2Q1Q0=1111時(shí)進(jìn)位輸出端CO經(jīng)非門使=0，計(jì)數(shù)器置數(shù)，使Q3Q2Q1Q0=D3D2D1D0=0110。這時(shí)計(jì)數(shù)器是以0110為起始狀態(tài)開始計(jì)數(shù)的，計(jì)數(shù)順序?yàn)?110→0111→1000→…→1111，共十個(gè)狀態(tài)，故稱十進(jìn)制計(jì)數(shù)器。待輸出為0110時(shí)，由0變1，計(jì)數(shù)器又開始新周期的計(jì)數(shù)。圖8.39用進(jìn)位輸出置最小數(shù)法構(gòu)成的十進(jìn)制計(jì)數(shù)器

（4）級(jí)聯(lián)法。一片74LS161可構(gòu)成2～16進(jìn)制間任意進(jìn)制計(jì)數(shù)器，采用級(jí)聯(lián)法可用兩片74LS161構(gòu)成2～256進(jìn)制間任意進(jìn)制計(jì)數(shù)器，依次類推。將低位芯片的進(jìn)位輸出端CO端和高位芯片的計(jì)數(shù)控制端CTP和CTT直接連接，外部計(jì)數(shù)脈沖同時(shí)從每片芯片的CP端輸入，再根據(jù)要求，選取上述三種實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器的方法之一，完成對(duì)應(yīng)電路的構(gòu)建。

例8.9

試用兩片74LS161構(gòu)成六十進(jìn)制計(jì)數(shù)器。

解：圖8.40為用兩片74LS161構(gòu)成的六十進(jìn)制計(jì)數(shù)器。兩片計(jì)數(shù)器均采用反饋預(yù)置法，個(gè)位是十進(jìn)制計(jì)數(shù)器，十位是六進(jìn)制計(jì)數(shù)器。兩片計(jì)數(shù)器的CP脈沖同步，計(jì)數(shù)范圍是0～59。當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到Q3Q2Q1Q0=1001時(shí)，Q3、Q0經(jīng)與門、非門輸出0送至個(gè)位端，預(yù)置0；下一個(gè)CP脈沖到來時(shí)，個(gè)位計(jì)數(shù)器回歸0000。同時(shí)與門輸出的1送至十位計(jì)數(shù)器的CTT端，使十位計(jì)數(shù)器加1計(jì)數(shù)。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到Q7Q6Q5Q4=0101時(shí)，個(gè)位計(jì)數(shù)器計(jì)數(shù)到Q3Q2Q1Q0=1001時(shí)，兩個(gè)計(jì)數(shù)器的CTP和CTT均為1、均為0，下一個(gè)CP脈沖到來時(shí)，個(gè)位計(jì)數(shù)器和十位計(jì)數(shù)器都回歸為0000，完成計(jì)數(shù)器一個(gè)周期的計(jì)數(shù)。圖8.40用兩片74LS161構(gòu)成六十進(jìn)制計(jì)數(shù)器

2.用74LS290構(gòu)成N進(jìn)制計(jì)數(shù)器

例8.10

用74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器。

解：圖8.41（a）所示是用74LS290構(gòu)成的七進(jìn)制計(jì)數(shù)器。先將74LS290的CP1端與Q0端相接，使它組成8421BCD碼十進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)器從初態(tài)0000開始計(jì)數(shù)到0111時(shí)，采用反饋歸零法，將反饋信號(hào)由Q2Q1Q0經(jīng)與門送至R0端，即R0A=R0B=Q2Q1Q0=1。當(dāng)清零信號(hào)有效時(shí)，計(jì)數(shù)器的狀態(tài)Q3Q2Q1Q0隨即被異步清零。所以，當(dāng)?shù)?個(gè)脈沖下降沿到來時(shí)，狀態(tài)由0110→（0111）→0000，顯然0111僅是由0110→0000的一個(gè)非常短暫的過渡狀態(tài)。其波形圖如圖8.41（b）所示。圖8.41用74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器8.6寄存器

在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類。數(shù)碼寄存器采用并行輸入數(shù)據(jù)、并行輸出數(shù)據(jù)。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移。數(shù)據(jù)常采用串行輸入、串行輸出，也可以有其它形式。

8.6.1數(shù)碼寄存器1.數(shù)碼寄存器的電路組成數(shù)碼寄存器也稱鎖存器，如圖8.42所示的是采用4個(gè)D觸發(fā)器構(gòu)成的4位數(shù)碼寄存器，其中CP作為接收并行輸入數(shù)碼D0～D3的控制信號(hào)，Q0～Q3是數(shù)碼寄存器的并行輸出端。

2.數(shù)碼寄存器的工作原理

（1）輸入數(shù)據(jù)：無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入寄存器中。即：（2）保持：在CP上升沿以外的時(shí)間，寄存器內(nèi)容將保持不變。（3）輸出數(shù)據(jù)：當(dāng)CP1=1，各“與”門開啟，輸出數(shù)碼寄存器保持的數(shù)據(jù)到O3O2O1O0。圖8.42D觸發(fā)器構(gòu)成的數(shù)碼寄存器

3.集成4位數(shù)碼寄存器74LS175集成74LS175是一個(gè)4位數(shù)碼寄存器，它的內(nèi)部是4個(gè)上升沿D觸發(fā)器。（1）74LS175的引腳排列。74LS175的引腳排列、邏輯功能示意圖如圖8.43所示。

圖8.43集成4位數(shù)碼寄存器74LS175

（2）74LS175的狀態(tài)表。表8.15是集成數(shù)碼寄存器74LS175的狀態(tài)表。

表8.15集成數(shù)碼寄存器74LS175的狀態(tài)表輸入輸出

CPD0D1D2D3Q0Q1Q2Q30×××××00001↑

d0d1d2d3d0d1d2d310××××保持

（3）74LS175的功能。①=0時(shí)異步清零，此時(shí)，不管CP及其它輸入信號(hào)如何，Q0Q1Q2Q3=0000。②=1，CP上升沿時(shí)并行置數(shù)，將D0～D3數(shù)碼端的數(shù)據(jù)d0～d3并行輸入到寄存器中去，使Q0Q1Q2Q3=d0d1d2d3。4位數(shù)碼在Q0Q1Q2Q3可并行輸出，故該寄存器又稱為并行輸入、并行輸出寄存器。③=1且CP=0時(shí)保持，即沒有CP脈沖作用時(shí)，寄存器保存數(shù)碼不變。若要擴(kuò)大寄存器位數(shù)，可將多片器件進(jìn)行級(jí)聯(lián)。

8.6.2移位寄存器

移位寄存器具有數(shù)碼寄存和移位兩個(gè)功能。移位寄存器也是一種常用的寄存器，它能夠?qū)崿F(xiàn)輸入數(shù)據(jù)的逐位向左或向右移動(dòng)，通常分為單向移位寄存器（左或右移）和雙向移位寄存器（左移和右移）兩種。

1.單向移位寄存器的電路組成圖8.44所示的是由4個(gè)邊沿D觸發(fā)器組成的4位右移移位寄存器。圖8.444位右移單向移位寄存器

2.單向移位寄存器的工作原理從電路中可以看出：，，，，，，假設(shè)移位寄存器的初始狀態(tài)為0000，現(xiàn)從輸入端Di依次輸入信號(hào)1101，可以得到真值表，如表8.16所示。從真值表中可以看出，在輸入端依次輸入1101，經(jīng)過4個(gè)時(shí)鐘脈沖信號(hào)作用后，=1011。單向左移移位寄存器與單向右移移位寄存器工作原理基本相同，如把單向左移移位寄存器與單向右移移位寄存器組合起來，加上相應(yīng)的左移和右移控制信號(hào)，就構(gòu)成了雙向移位寄存器。表8.16單向右移移位寄存器真值表輸入現(xiàn)態(tài)次態(tài)移位過程DiCP1↑1↑0↑1↑00001000110010101000110001111011右移一位右移二位右移三位右移四位

3.集成移位寄存器集成移位寄存器從結(jié)構(gòu)上可分為TTL型和CMOS型；按寄存數(shù)據(jù)位數(shù)，可分為四位、八位、十六位等等；按移位方向，可分為單向和雙向兩種。目前比較常見的集成移位寄存器有8位單向移位寄存器74LS164和4位雙向移位寄存器74LS194。（1）8位單向移位寄存器74LS164。①74LS164引腳排列、邏輯功能示意如圖8.45所示。圖中，為數(shù)碼的串行輸入信號(hào)端，為清零端，Q0~Q7為數(shù)碼輸出端，為并行方式。圖8.45單向移位寄存器74164表8.1774164的功能表

②74LS164的工作原理。74LS164的工作原理可以用表8.17所示的功能表來描述，表中“×”表示取任意值。

（2）4位雙向移位寄存器74LS194。74LS194是雙向4位TTL型集成移位寄存器，具有雙向移位、并行輸入、保持?jǐn)?shù)據(jù)和清除數(shù)據(jù)等功能。