數(shù)電課后答案康華光第五版(完整)

./第一章數(shù)字邏輯習題1．1數(shù)字電路與數(shù)字信號圖形代表的二進制數(shù)0101101001．1．4一周期性數(shù)字波形如圖題所示,試計算：〔1周期；〔2頻率；〔3占空比例MSBLSB0121112〔ms解：因為圖題所示為周期性數(shù)字波,所以兩個相鄰的上升沿之間持續(xù)的時間為周期,T=10ms頻率為周期的倒數(shù),f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比,q=1ms/10ms*100%=10%1.2數(shù)制將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù),八進制數(shù)和十六進制數(shù)〔要求轉(zhuǎn)換誤差不大于〔2127〔42.718解：〔2〔127D=-1=〔10000000B-1=〔1111111B=〔177O=〔7FH〔4〔2.718D=<10.1011>B=<2.54>O=<2.B>H1.4二進制代碼將下列十進制數(shù)轉(zhuǎn)換為8421BCD碼：〔143〔3254.25解：〔43D=〔01000011BCD試用十六進制寫書下列字符繁榮ASCⅡ碼的表示：P28〔1+〔2@〔3you<4>43解：首先查出每個字符所對應(yīng)的二進制表示的ASCⅡ碼,然后將二進制碼轉(zhuǎn)換為十六進制數(shù)表示.〔1"+"的ASCⅡ碼為0101011,則〔00101011B=〔2BH〔2@的ASCⅡ碼為1000000,<01000000>B=<40>H<3>you的ASCⅡ碼為本1111001,1101111,1110101,對應(yīng)的十六進制數(shù)分別為79,6F,75<4>43的ASCⅡ碼為0110100,0110011,對應(yīng)的十六緊張數(shù)分別為34,331.6邏輯函數(shù)及其表示方法在圖題1.6.1中,已知輸入信號A,B`的波形,畫出各門電路輸出L的波形.解:<a>為與非,<b>為同或非,即異或第二章邏輯代數(shù)習題解答用真值表證明下列恒等式<3>〔A⊕B=AB+AB解：真值表如下ABAB+AB0001011011000010100001100111由最右邊2欄可知,與+AB的真值表完全相同.用邏輯代數(shù)定律證明下列等式<3>解：用代數(shù)法化簡下列各式<3>解：<6>解：<9>解：畫出實現(xiàn)下列邏輯表達式的邏輯電路圖,限使用非門和二輸入與非門<1><2><3>已知函數(shù)L〔A,B,C,D的卡諾圖如圖所示,試寫出函數(shù)L的最簡與或表達式解：用卡諾圖化簡下列個式〔1解：〔6解：〔7解:已知邏輯函數(shù),試用真值表,卡諾圖和邏輯圖〔限用非門和與非門表示解:1>由邏輯函數(shù)寫出真值表ABCL000000110101011110011011110111102>由真值表畫出卡諾圖3>由卡諾圖,得邏輯表達式用摩根定理將與或化為與非表達式4>由已知函數(shù)的與非-與非表達式畫出邏輯圖第三章習題3.1MOS邏輯門電路根據(jù)表題3.1.1所列的三種邏輯門電路的技術(shù)參數(shù),試選擇一種最合適工作在高噪聲環(huán)境下的門電路.表題邏輯門電路的技術(shù)參數(shù)表VOL<max>/V邏輯門A2.40.420.8邏輯門B3.50.22.50.6邏輯門C4.20.23.20.8解：根據(jù)表題所示邏輯門的參數(shù),以及式〔3.1.1和式〔3.1.2,計算出邏輯門A的高電平和低電平噪聲容限分別為：=—=2.4V—2V=0.4V=—=0.8V—0.4V=0.4V同理分別求出邏輯門B和C的噪聲容限分別為:=1V=0.4V=1V=0.6V電路的噪聲容限愈大,其抗干擾能力愈強,綜合考慮選擇邏輯門C根據(jù)表題3.1.3所列的三種門電路的技術(shù)參數(shù),計算出它們的延時-功耗積,并確定哪一種邏輯門性能最好表題邏輯門電路的技術(shù)參數(shù)表邏輯門A11.216邏輯門B568邏輯門C10101解:延時-功耗積為傳輸延長時間與功耗的乘積,即DP=tpdPD根據(jù)上式可以計算出各邏輯門的延時-功耗分別為==*16mw=17.6*J=17.6PJ同理得出:=44PJ=10PJ,邏輯門的DP值愈小,表明它的特性愈好,所以邏輯門C的性能最好.為什么說74HC系列CMOS與非門在+5V電源工作時,輸入端在以下四種接法下都屬于邏輯0:<1>輸入端接地;<2>輸入端接低于1.5V的電源;<3>輸入端接同類與非門的輸出低電壓0.1V;<4>輸入端接10kΩ的電阻到地.解:對于74HC系列CMOS門電路來說,輸出和輸入低電平的標準電壓值為:=0.1V,=1.5V,因此有:<1>=0<=1.5V,屬于邏輯門0<2><1.5V=,屬于邏輯門0<3><0.1<=1.5V,屬于邏輯門0<4>由于CMOS管的柵極電流非常小,通常小于1uA,在10kΩ電阻上產(chǎn)生的壓降小于10mV即<0.01V<=1.5V,故亦屬于邏輯0.求圖題3.1.7所示電路的輸出邏輯表達式.解:圖解所示電路中L1=,L2=,L3=,L4實現(xiàn)與功能,即L4=L1L2L3,而L=,所以輸出邏輯表達式為L=圖題3.1.9表示三態(tài)門作總線傳輸?shù)氖疽鈭D,圖中n個三態(tài)門的輸出接到數(shù)據(jù)傳輸總線,D1,D2,……Dn為數(shù)據(jù)輸入端,CS1,CS2……CSn為片選信號輸入端.試問:<1>CS信號如何進行控制,以便數(shù)據(jù)D1,D2,……Dn通過該總線進行正常傳輸;<2>CS信號能否有兩個或兩個以上同時有效?如果出現(xiàn)兩個或兩個以上有效,可能發(fā)生什么情況?<3>如果所有CS信號均無效,總線處在什么狀態(tài)?解:<1>根據(jù)圖解可知,片選信號CS1,CS2……CSn為高電平有效,當CSi=1時第i個三態(tài)門被選中,其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上,根據(jù)數(shù)據(jù)傳輸?shù)乃俣?分時地給CS1,CS2……CSn端以正脈沖信號,使其相應(yīng)的三態(tài)門的輸出數(shù)據(jù)能分時地到達總線上.<2>CS信號不能有兩個或兩個以上同時有效,否則兩個不同的信號將在總線上發(fā)生沖突,即總線不能同時既為0又為1.<3>如果所有CS信號均無效,總線處于高阻狀態(tài).試分析3.1.12所示的CMOS電路,說明它們的邏輯功能〔A〔B〔C〔D解：對于圖題〔a所示的CMOS電路,當=0時,和均導通,和構(gòu)成的反相器正常工作,L=,當=1時,和均截止,無論A為高電平還是低電平,輸出端均為高阻狀態(tài),其真值表如表題解3.1.12所示,該電路是低電平使能三態(tài)非門,其表示符號如圖題解3.1.12〔a所示.圖題〔b所示CMOS電路,=0時,導通,或非門打開,和構(gòu)成反相器正常工作,L=A；當=1時,截止,或非門輸出低電平,使截止,輸出端處于高阻狀態(tài),該電路是低電平使能三態(tài)緩沖器,其表示符號如圖題解3.1.12〔b所示.同理可以分析圖題〔c和圖題3.1.12〔d所示的CMOS電路,它們分別為高電平使能三態(tài)緩沖器和低電平使能三態(tài)非門,其表示符號分別如圖題3.1.12〔c和圖題3.1.12〔d所示.AL00101010高阻11〔aAL00001110高阻11高阻〔bENAL00高阻01高阻100111〔cAL00101010高阻11高阻〔d為什么說TTL與非門的輸入端在以下四種接法下,都屬于邏輯1：〔1輸入端懸空；〔2輸入端接高于2V的電源；〔3輸入端接同類與非門的輸出高電壓3.6V；〔4輸入端接10kΩ的電阻到地.解：〔1參見教材圖電路,當輸入端懸空時,T1管的集電結(jié)處于正偏,Vcc作用于T1的集電結(jié)和T2,T3管的發(fā)射結(jié),使T2,T3飽和,使T2管的集電極電位Vc2=VcEs2+VBE3=0.2+0.7=0.9V,而T4管若要導通VB2=Vc2≥VBE4+VD=0.7+0.7=1.4V,故T4截止.又因T3飽和導通,故與非門輸出為低電平,由上分析,與非門輸入懸空時相當于輸入邏輯1.〔2當與非門輸入端接高于2V的電源時,若T1管的發(fā)射結(jié)導通,則VBE1≥0.5V,T1管的基極電位VB≥2+C1=2.5V.而VB1≥2.1V時,將會使T1的集電結(jié)處于正偏,T2,T3處于飽和狀態(tài),使T4截止,與非門輸出為低電平.故與非門輸出端接高于2V的電源時,相當于輸入邏輯1.〔3與非門的輸入端接同類與非門的輸出高電平3.6V輸出時,若T1管導通,則VB1=3.6+0.5=4.1.而若VB1>2.1V時,將使T1的集電結(jié)正偏,T2,T3處于飽和狀態(tài),這時VB1被鉗位在2.4V,即T1的發(fā)射結(jié)不可能處于導通狀態(tài),而是處于反偏截止.由〔1〔2,當VB1≥2.1V,與非門輸出為低電平.〔4與非門輸入端接10kΩ的電阻到地時,教材圖的與非門輸入端相當于解3.2.2圖所示.這時輸入電壓為VI=<Vcc-VBE>=10〔5-0.7／〔10+4=3.07V.若T1導通,則VBI=3.07+VBE=3.07+0.5=3.57V.但VBI是個不可能大于2.1V的.當VBI=2.1V時,將使T1管的集電結(jié)正偏,T2,T3處于飽和,使VBI被鉗位在2.1V,因此,當RI=10kΩ時,T1將處于截止狀態(tài),由〔1這時相當于輸入端輸入高電平.3.2.3 設(shè)有一個74LS04反相器驅(qū)動兩個74ALS04反相器和四個74LS04反相器.〔1問驅(qū)動門是否超載？〔2若超載,試提出一改進方案；若未超載,問還可增加幾個74LS04門？解：〔1根據(jù)題意,74LS04為驅(qū)動門,同時它有時負載門,負載門中還有74LS04.從主教材附錄A查出74LS04和74ALS04的參數(shù)如下〔不考慮符號74LS04：=8mA,=0.4mA;=0.02mA.4個74LS04的輸入電流為：4=40.4mA=1.6mA,4=40.02mA=0.08mA2個74ALS04的輸入電流為：2=20.1mA=0.2mA,2=20.02mA=0.04mA.拉電流負載情況下如圖題解〔a所示,74LS04總的拉電流為兩部分,即4個74ALS04的高電平輸入電流的最大值4=0.08mA電流之和為0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉電流,并不超載.灌電流負載情況如圖題解〔b所示,驅(qū)動門的總灌電流為1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌電流,也未超載.〔2從上面分析計算可知,74LS04所驅(qū)動的兩類負載無論書灌電流還是拉電流均未超圖題3.2.4所示為集電極門74LS03驅(qū)動5個CMOS邏輯門,已知OC門輸管截止時的漏電流=0.2mA；負載門的參數(shù)為：=4V,=1V,==1A試計算上拉電阻的值.從主教材附錄A查得74LS03的參數(shù)為：=2.7V,=0.5V,=8mA.根據(jù)式〔形式〔3.1.7可以計算出上拉電阻的值.灌電流情況如圖題解3.2.4〔a所示,74LS03輸出為低電平,=5=50.001mA=0.005mA,有==0.56K拉電流情況如圖題解〔b所示,74LS03輸出為高電平,=5=50.001mA=0.005mA由于<為了保證負載門的輸入高電平,取=4V有===4.9K綜上所述,的取值范圍為0.564.9設(shè)計一發(fā)光二極管<LED>驅(qū)動電路,設(shè)LED的參數(shù)為=2.5V,=4.5Ma;若=5V,當LED發(fā)亮時,電路的輸出為低電平,選出集成門電路的型號,并畫出電路圖.解:設(shè)驅(qū)動電路如圖題解所示,選用74LSO4作為驅(qū)動器件,它的輸出低電平電流=8mA,=0.5V,電路中的限流電阻R==444Ω第四章組合邏輯習題解答4．1．2組合邏輯電路及輸入波形〔A.B如圖題所示,試寫出輸出端的邏輯表達式并畫出輸出波形.解：由邏輯電路寫出邏輯表達式首先將輸入波形分段,然后逐段畫出輸出波形.當A.B信號相同時,輸出為1,不同時,輸出為0,得到輸出波形.如圖所示4．2．1試用2輸入與非門設(shè)計一個3輸入的組合邏輯電路.當輸入的二進制碼小于3時,輸出為0；輸入大于等于3時,輸出為1.解：根據(jù)組合邏輯的設(shè)計過程,首先要確定輸入輸出變量,列出真值表.由卡諾圖化簡得到最簡與或式,然后根據(jù)要求對表達式進行變換,畫出邏輯圖設(shè)入變量為A.B.C輸出變量為L,根據(jù)題意列真值表ABCL00000010010001111001101111011111由卡諾圖化簡,經(jīng)過變換得到邏輯表達式用2輸入與非門實現(xiàn)上述邏輯表達式4．2．7某足球評委會由一位教練和三位球迷組成,對裁判員的判罰進行表決.當滿足以下條件時表示同意；有三人或三人以上同意,或者有兩人同意,但其中一人是叫教練.試用2輸入與非門設(shè)計該表決電路.解：1設(shè)一位教練和三位球迷分別用A和B.C.D表示,并且這些輸入變量為1時表示同意,為0時表示不同意,輸出L表示表決結(jié)果.L為1時表示同意判罰,為0時表示不同意.由此列出真值表輸入輸出ABCDL000000001000100001100100001010011000111110000100111010110111110011101111101111112由真值表畫卡諾圖由卡諾圖化簡得L=AB+AC+AD+BCD由于規(guī)定只能用2輸入與非門,將上式變換為兩變量的與非——與非運算式3根據(jù)L的邏輯表達式畫出由2輸入與非門組成的邏輯電路4．3．3判斷圖所示電路在什么條件下產(chǎn)生競爭冒險,怎樣修改電路能消除競爭冒險?解：根據(jù)電路圖寫出邏輯表達式并化簡得當A=0,C=1時,有可能產(chǎn)生競爭冒險,為消除可能產(chǎn)生的競爭冒險,增加乘積項使,使,修改后的電路如圖試用74HC147設(shè)計鍵盤編碼電路,十個按鍵分別對應(yīng)十進制數(shù)0～9,編碼器的輸出為8421BCD碼.要求按鍵9的優(yōu)先級別最高,并且有工作狀態(tài)標志,以說明沒有按鍵按下和按鍵0按下兩種情況.解：真值表電路圖用譯碼器74HC138和適當?shù)倪壿嬮T實現(xiàn)函數(shù)F=.解：將函數(shù)式變換為最小項之和的形式F==將輸入變量A、B、C分別接入、、端,并將使能端接有效電平.由于74HC138是低電平有效輸出,所以將最小項變換為反函數(shù)的形式L=在譯碼器的輸出端加一個與非門,實現(xiàn)給定的組合函數(shù).七段顯示譯碼電路如圖題4．4．14〔a所示,對應(yīng)圖題4．4,14〔b所示輸人波形,試確定顯示器顯示的字符序列解：當LE=0時,圖題4,4.14〔a所示譯碼器能正常工作.所顯示的字符即為A2A2A1A所表示的十進制數(shù),顯示的字符序列為0、1、6、9、4.當LE由0跳變1時,數(shù)字4被鎖存,所以持續(xù)顯示4.試用4選1數(shù)據(jù)選擇器74HC153產(chǎn)生邏輯函數(shù).解：74HC153的功能表如教材中表解所示.根據(jù)表達式列出真值表如下.將變量A、B分別接入地址選擇輸入端、,變量C接入輸入端.從表中可以看出輸出L與變量C之間的關(guān)系,當AB=00時,L＝C,因此數(shù)據(jù)端接C；當AB=01時,L=,接；當AB為10和11時,L分別為0和1,數(shù)據(jù)輸入端和分別接0和1.由此可得邏輯函數(shù)產(chǎn)生器,如圖解4.4.19所示.輸入輸出ABCL0000L=C001101010110100001010110111111應(yīng)用74HC151實現(xiàn)如下邏輯函數(shù).解：1.D1=D4=D5=1,其他=02.4,4．26試用數(shù)值比較器74HC85設(shè)計一個8421BCD碼有效性測試電路,當輸人為8421BCD碼時,輸出為1,否則為0.解：測試電路如圖題解4．4．26所示,當輸人的08421BCD碼小于1010時,FA＜B輸出為1,否則0為0.14．4．31由4位數(shù)加法器74HC283構(gòu)成的邏輯電路如圖題4.4．31所示,M和N為控制端,試分析該電路的功能.解：分析圖題4．4,31所示電路,根據(jù)MN的不同取值,確定加法器74HC283的輸入端B3B2B1B0的值.當MN＝00時,加法器74HC283的輸人端B3B2B1B0＝0000,則加法器的輸出為S＝I.當MN＝01時,輸入端B3B2B1B0＝0010,加法器的輸出S＝I＋2.同理,可分析其他情況,如表題解4．4．31所示.該電路為可控制的加法電路.第六章習題答案已知某時序電路的狀態(tài)表如表題6．1,6所示,輸人為A,試畫出它的狀態(tài)圖.如果電路的初始狀態(tài)在b,輸人信號A依次是0、1、0、1、1、1、1,試求其相應(yīng)的輸出.解：根據(jù)表題6.1．6所示的狀態(tài)表,可直接畫出與其對應(yīng)的狀態(tài)圖,如圖題解6．1.6〔a所示.當從初態(tài)b開始,依次輸人0、1、0、1、1、1、1信號時,該時序電路將按圖題解6,1．6〔b所示的順序改變狀態(tài),因而其相應(yīng)的輸出為1、0、1、0、1、0、1.試分析圖題6.2．1〔a所示時序電路,畫出其狀態(tài)表和狀態(tài)圖.設(shè)電路的初始狀態(tài)為0,試畫出在圖題6．2．1〔b所示波形作用下,Q和z的波形圖.解：狀態(tài)方程和輸出方程：分析圖題6．2.4所示電路,寫出它的激勵方程組、狀態(tài)方程組和輸出方程,畫出狀態(tài)表和狀態(tài)圖.解：激勵方程狀態(tài)方程輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表,如表題解6．2．4所示,狀態(tài)圖如圖題解6.2．4所示.分析圖題6．2．5所示同步時序電路,寫出各觸發(fā)器的激勵方程、電路的狀態(tài)方程組和輸出方程,畫出狀態(tài)表和狀態(tài)圖.解：激勵方程狀態(tài)方程輸出方程根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表,如表題解6,2,5所示,狀態(tài)圖如圖題解6.2．5所示.用JK觸發(fā)器設(shè)計一個同步時序電路,狀態(tài)表如下解：所要設(shè)計的電路有4個狀態(tài),需要用兩個JK觸發(fā)器實現(xiàn).〔1列狀態(tài)轉(zhuǎn)換真值表和激勵表由表題6.3．1所示的狀態(tài)表和JK觸發(fā)器的激勵表,可列出狀態(tài)轉(zhuǎn)換真值表和對各觸發(fā)器的激勵信號,如表題解6．3.1所示.〔2求激勵方程組和輸出方程由表題解6．3．1畫出各觸發(fā)器J、K端和電路輸出端y的卡諾圖,如圖題解6．3．1〔a所示.從而,得到化簡的激勵方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵方程話電路試用下降沿出發(fā)的D觸發(fā)器設(shè)計一同步時序電路,狀態(tài)圖如6.3.4〔a,S0S1S2的編碼如6.3.4〔a解：圖題6．3.4〔b以卡諾圖方式表達出所要求的狀態(tài)編碼方案,即S0＝00,Si＝01,S2＝10,S3為無效狀態(tài).電路需要兩個下降沿觸發(fā)的D觸發(fā)器實現(xiàn),設(shè)兩個觸發(fā)器的輸出為Q1、Q0,輸人信號為A,輸出信號為Y〔1由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表,如表題解6.3．4所示.無效狀態(tài)的次態(tài)可用無關(guān)項×表示.〔2畫出激勵信號和輸出信號的卡諾圖.根據(jù)D觸發(fā)器的特性方程,可由狀態(tài)轉(zhuǎn)換真值表直接畫出2個卡諾圖,如圖題解6．3.4〔a所示.｜〔3由卡諾圖得激勵方程輸出方程Y=AQ1〔4根據(jù)激勵方程組和輸出方程畫出邏輯電路圖,如圖題解6．3．4〔b所示.〔5檢查電路是否能自啟動.由D觸發(fā)器的特性方程Q＾←l＝D,可得圖題解6．3,4〔b所示電路的狀態(tài)方程組為代入無效狀態(tài)11,可得次態(tài)為00,輸出Y=1.如圖<c>試畫出圖題⒍⒌1所示電路的輸出<Q3—Q0>波形,分析電路的邏輯功能.解：74HC194功能由S1S0控制00保持,01右移10左移11并行輸入當啟動信號端輸人一低電平時,使S1=1,這時有S.＝Sl＝1,移位寄存器74HC194執(zhí)行并行輸人功能,Q3Q2Q1Q0＝D3D2D1D0＝1110.啟動信號撤消后,由于Q.＝0,經(jīng)兩級與非門后,使S1=0,這時有S1S0＝01,寄存器開始執(zhí)行右移操作.在移位過程中,因為Q3Q2、Q1、Q0中總有一個為0,因而能夠維持S1S0=01狀態(tài),使右移操作持續(xù)進行下去.其移位情況如圖題解6,5,1所示.由圖題解6．5.1可知,該電路能按固定的時序輸出低電平脈沖,是一個四相時序脈沖產(chǎn)生電路.試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進制加1計數(shù)器；畫出邏輯圖解：3位二進制計數(shù)器需要用3個觸發(fā)器.因是同步計數(shù)器,故各觸發(fā)器的CP端接同一時鐘脈沖源.〔1列出該計數(shù)器的狀態(tài)表和激勵表,如表題解所示‘<2>用卡諾圖化簡,得激勵方程〔3畫出電路用JK觸發(fā)器設(shè)計一個同步六進制加1計數(shù)器解：需要3個觸發(fā)器〔1狀態(tài)表,激勵表〔2用卡諾圖化簡得激勵方程〔3畫出電路圖〔4檢查自啟動能力.當計數(shù)器進入無效狀態(tài)110時,在CP脈沖作用下,電路的狀態(tài)將按110→111－→000變化,計數(shù)器能夠自啟動.試用74HCT161設(shè)計一個計數(shù)器,其計數(shù)狀態(tài)為自然二進制數(shù)1001～1111.解：由設(shè)計要求可知,74HCT161在計數(shù)過程中要跳過0000～1000九個狀態(tài)而保留1001～1111七個狀態(tài).因此,可用"反饋量數(shù)法"實現(xiàn)：令74HCT161的數(shù)據(jù)輸人端D3D2D1D0＝1001,并將進位信號TC經(jīng)反相器反相后加至并行置數(shù)使能端上.所設(shè)計的電路如圖題解6.5．15所示.161為異步清零,同步置數(shù).試分析電路,說明電路是幾進制計數(shù)器解：兩片74HCT161級聯(lián)后,最多可能有162＝256個不同的狀態(tài).而用"反饋置數(shù)法"構(gòu)成的圖題6．5.18所示電路中,數(shù)據(jù)輸人端所加的數(shù)據(jù)01010010,它所對應(yīng)的十進制數(shù)是82,說明該電路在置數(shù)以后從01010010態(tài)開始計數(shù),跳過了82個狀態(tài).因此,該計數(shù)器的模M=255－82＝174,即一百七十四進制計數(shù)器.試用74HCT161構(gòu)成同步二十四一制計數(shù)器,要求采用兩種不同得方法.解：因為M=24,有16＜M＜256,所以要用兩片74HCT161.將兩芯片的CP端直接與計數(shù)脈沖相連,構(gòu)成同步電路,并將低位芯片的進位信號連到高位芯片的計數(shù)使能端.用"反饋清零法"或"反饋置數(shù)法"跳過256－24＝232個多余狀態(tài).反饋清零法：利用74HCT161的"異步清零"功能,在第24個計數(shù)脈沖作用后,電路的輸出狀態(tài)為00011000時,將低位芯片的Q3及高位芯片的Q0信號經(jīng)與非門產(chǎn)生清零信號,輸出到兩芯片的異步清零端,使計數(shù)器從00000000狀態(tài)開始重新計數(shù).其電路如圖題解6．5．19〔a所示.反饋置數(shù)法：利用74HCT161的"同步預(yù)置"功能,在兩片74HCT161的數(shù)據(jù)輸入端上從高位到低位分別加上11101000〔對應(yīng)的十進制數(shù)是232,并將高位芯片的進位信號經(jīng)反相器接至并行置數(shù)使能端.這樣,在第23個計數(shù)脈沖作用后,電路輸出狀態(tài)為11