數(shù)據(jù)采集與分析技術（第2版）課件：數(shù)據(jù)采集系統(tǒng)常用電路

數(shù)據(jù)采集系統(tǒng)常用電路6.1多路模擬開關6.2采樣/保持電路6.3信號放大電路6.4MAX260濾波芯片6.5存儲電路6.6顯示電路6.7數(shù)字電位器

在計算機數(shù)據(jù)采集系統(tǒng)中，除了用到第3章介紹的各類傳感器外，要獲取信號并將信號輸入計算機處理還需要要用到一系列輔助電路或芯片，如多路模擬開關、采樣/保持電

路、測量放大電路和芯片、濾波電路和芯片、存儲電路和顯示電路等。本章將分別介紹這些常用電路和芯片。

6.1多路模擬開關

在數(shù)據(jù)采集系統(tǒng)中，如果有多個獨立的或相關的模擬信號需要采集，為使采樣/保持器和A/D轉換器等后續(xù)電路可以公用，則可通過多路模擬開關按序切換來實現(xiàn)。但這種系統(tǒng)的速度和精度將有所下降，故適用于對速度和精度要求不高的場合(如工業(yè)控制現(xiàn)場)。

多路轉換設計中最令人關心的電氣元件是開關器件，一般常用的是機電開關和固體多路開關。機電開關有干簧繼電器、濕式水銀繼電器等。機電開關在通斷指標方面具有近似

理想的電氣特性，但是速度和體積等方面則不夠理想。另外，在簧片和連線間還存在有熱電勢。固體多路開關有雙極型晶體管、場效應管，目前集成電路中多用CMOS結構，CMOS集成電路開關體積小、速度快、導通電阻較低。

電路上常用的模擬開關是CMOS模擬開關，目前可供選擇的CMOS多路模擬開關很多，大多都集成在一個芯片中。各種型號的多路模擬開關，雖然它們型號不同，但功能基本相同，僅是在切換通道數(shù)目、接通及斷開時的開關電阻、漏電流以及輸入電壓等參數(shù)方面有所差異。多路模擬開關常用的有多輸入單輸出和單輸入多輸出兩種，數(shù)據(jù)采集系統(tǒng)中

常用多輸入單輸出多路模擬開關。

在數(shù)據(jù)采集中常用的多路模擬開關集成芯片有AD公司的AD7501和AD7503，RCA公司的CD405以及MOTA公司的MC14051等。

6.1.1AD7501

1.邏輯結構

AD7501的內部結構如圖6.1所示。AD7501由三個地址線A0、A1和A2的狀態(tài)及EN端來選擇8路通道中的一路，當EN端為高電平時模擬開關選通。AD7503與AD7501相比，除了EN端的控制邏輯電平相反外，其他部分完全相同。圖6.1AD7501的內部結構

2.性能參數(shù)

AD7501的主要性能如下:

·CMOS工藝制造。

·能直接與TTL/CMOS接口。

·單路8選1模擬多路轉換器。

·具有雙向傳輸能力。

·標準16引腳DIP封裝。

·電源:+/-15V。

·功耗:300μW。

·開關接通電阻:170Ω(標準)。

·開關接通時間:0.8μs(標準)。

·開關斷開時間:0.8μs(標準)。

3.應用

可以用兩片AD7501利用4位地址線來獲得16通道的實用線路，如圖6.2所示。其中選通信號C=0時，選通允許，由A3

的電平來選擇兩個模擬開關之一。圖6.2用兩片AD5701實現(xiàn)16通道

6.1.2CD4051

CD4051是常用的由場效應管組成的單端8通路模擬開關，它的原理圖如圖6.3所示。它有3根二進制的控制輸入端A、B和C以及1根禁止輸入端INH(高電平禁止)。片上有二進制譯碼器，可由A、B和C共3個二進制信號在8個通路中選擇1個。當INH為高電平時，無論A、B和C為何值，

8個通路都不通。圖6.3CD4051原理圖

CD4051有很寬的數(shù)字和模擬信號電平，數(shù)字信號為3~15V，模擬信號峰峰值為15V。當V

DD-VFF

=15V，輸入范圍為15V時，其導通電阻為80Ω;當VDD-VFF

=10V時，其斷開時的漏電流為±10pA;靜態(tài)功耗為1μW

。

為了提高抗共模干擾能力，可用差動輸入方式。圖6.4為16個通路差動輸入時CD4501的連接方法。若要采樣第15號通路的模擬信號，則由程序在CPU的數(shù)據(jù)總線上輸出1111，經鎖存器后其輸出Q3

~Q0

為1111，此時只有2號、3號的INH為低電平，允許選通。A、B和C端均為1，X7路接通，選中第15號通路。圖6.4使用CD4051時的差動接法

6.2采樣/保持電路

在數(shù)據(jù)采集系統(tǒng)中，在進行A/D轉換時使輸入信號保持不變的電路稱為采樣/保持電路。采樣/保持電路對數(shù)據(jù)采集系統(tǒng)的精度具有決定性的影響。

6.2.1概念介紹

采樣/保持電路一般有兩種運行模式:采樣模式和保持模式，它由數(shù)字控制輸入端來選擇。在采樣模式中輸出隨輸入變化，增益一般為1;在保持模式中，電路的輸出將保持不

變，直到數(shù)字控制輸入端輸入了下一個采樣命令為止。

采樣/保持電路通常由保持電容、邏輯輸入控制的開關電路和輸入、輸出緩沖放大器等組成。如圖6.5所示為一般采樣/保持器的電路原理。圖6.5一般采樣/保持器的電路原理

如圖6.5所示，在采樣模式期間，邏輯輸入控制的開關是閉合的，

A1

是高增益放大器，它的輸出通過開關給電容器快速充電;在保持模式期間，開關斷開，由于運算放大器

A2

的輸入阻抗很高，即理想情況下，電容器將保持充電時的最終值不變。有些采樣/保持芯片中不包含保持電容，此時保持電容由用戶根據(jù)需要選擇。

1.性能參數(shù)

采樣/保持器的主要性能參數(shù)介紹如下。

1)孔徑時間TP

孔徑時間TP

是指從保持命令發(fā)出到開關完全斷開所需要的時間。這是開關從閉合狀態(tài)到斷開狀態(tài)的過渡時間，它將使實際電壓值與希望的電壓保持值之間產生誤差，影響轉

換精度。

2)捕捉時間TC

捕捉時間TC是指從采樣命令發(fā)出到采樣/保持器的輸出由上次保持值達到輸入信號的當前值所需的時間。捕捉時間TC與模式開關的接通時間、電容充電時間常數(shù)及保持電容上的電壓變化幅度有關。捕捉時間TC越小，采集系統(tǒng)所允許的采樣頻率越高。

3)保持電壓的衰減率

在保持模式狀態(tài)下，由于保持電容的漏電和其他雜散漏電流引起的保持電壓衰減的速率稱為保持電壓的衰減率。

并不是所有的數(shù)據(jù)采集系統(tǒng)都需要采樣/保持器。在數(shù)據(jù)采集系統(tǒng)中，主要根據(jù)被采樣信號的變化快慢(頻率)來決定是否需要采樣/保持器。對于緩慢變化信號的采集，如生物醫(yī)學信號可以不用采樣/保持器。對于頻率較高的模擬信號，一般要有采樣/保持器。

假若保持命令與A/D的轉換命令同時發(fā)出，那么當輸入信號變化緩慢到在孔徑時間TP

內輸入信號的變化量小于A/D轉換的分辨力時，采集系統(tǒng)不需要采樣/保持器。即當允許輸入信號最大變化率(dV/dt

)max

與采樣/保持器的孔徑時間TP

的乘積量小于A/D轉換器所能分辨的最小電壓(

2-n×VF

，其中VF是A/D轉換的滿度值)時，也就是

此時，采集系統(tǒng)不需要采樣/保持器。為了提高允許信號電壓的最大變化率，常把保持命令相對于A/D轉換命令提前TP

發(fā)出，這時式(6.1)變?yōu)?/p>

式中，

ΔTP是孔徑時間TP的不定性。由式(6.2)可以看出，此時系統(tǒng)所允許輸入信號的最大變化速率與TP無關，而只與ΔTP有關，這樣大大提高了系統(tǒng)所允許輸入信號的最大變化率。

2.結構形式

在速度與各通道相位要求不高的場合中，常采用一個多路模擬開關切換模擬輸入信號，然后用一只公用的采樣/保持器和一只公用的A/D變換器完成各通道信號的采樣與量

化，如圖6.6所示。這種方式的缺點主要是由于采用了公共的采樣/保持器，在完成一次A/D變換后，要等到下一次采樣命令到達，并使保持電容上的電壓跟蹤到當前輸入信號的

值后，才能再次啟動A/D變換器，因而速度慢，易引起各通道間的相位誤差。圖6.6多通道公用S/H和A/D

除了圖6.6之外，多通道公用A/D的另外一種形式如圖6.7所示。圖6.7中每一個通道都自備一只采樣/保持器，啟動采樣后，各通道并行地進行采樣，然后由多路開關輪流選通并進行A/D變換。這種方式可不必考慮采樣/保持器的捕捉時間。圖6.7多通道公用A/D

對于高速多通道數(shù)據(jù)采集系統(tǒng)，以及需要各通道同時采集數(shù)據(jù)的系統(tǒng)，上述多通道公用A/D轉換器或S/H的電路通常不能滿足要求。此時通常讓每個通道各自具有采樣/保持器與A/D變換器，如圖6.8所示。圖6.8多通道分別采用S/H和A/D

目前使用的采樣/保持電路集成芯片很多，如AD346、AD389、AD9100、AD585、LF198和LF398等，其中又以AD585和LF398使用最多，下面我們主要探討AD585和LF398的結構性能和使用情況。

6.2.2AD585

1.AD585的結構

AD585是單片采樣/保持放大器。該芯片由高性能的運算放大器、低漏電的模擬開關和FET集成放大器組成。AD585片內有保持電容以及匹配電阻，精度高而且應用方便。AD585封裝為DIP14，其引腳定義如圖6.9所示。圖6.9AD585的引腳定義

2.AD585的性能

以下是AD585的具體性能參數(shù):

·采樣時間:3μs。

·泄漏速率:1mV/ms

·失調電壓:3mV。

·抖動時間:0.5ns。

·外部溫度:-55~+125℃。

·片內保持電容。

·片內匹配電阻。

·電源:±12V或±15V。

·可表貼。

3.AD585的應用

由AD585組成的增益為1的采樣/保持電路如圖6.

10所示，該電路實質上是增益為1的同相放大器。該電路外圍元件少，由于片內有保持電容，因此外部電容一般不接，除非有特殊要求。對于要求較高的應用，可以外接10kΩ的調零電位器。圖6.10AD585一倍增益采樣/保持電路

為了進一步說明AD585的應用，我們給出AD585與12位采樣芯片AD578K的連接電路圖，如圖6.11所示，其中AD578K的27腳作為10V范圍輸入腳與AD585的輸出腳相連。AD578K的21腳為采樣變換啟動命令腳，由高跳低時啟動采樣。AD578K的20腳為結束采樣信號端，在采樣期間保持高電平，驅動AD585的12腳(HOLD)保持信號。圖6.11AD585與AD578K連接電路圖

6.2.3LF398

1.LF398的結構

LF398是一種反饋型采樣/保持放大器，也是目前較為流行的通用型采樣/保持放大器。與LF398結構相同的還有LF198、LF298等，它們都是由場效應管構成的，具有采樣速率高、保持電壓下降慢和精度高等特點。LF398的結構和引腳圖如圖6.12所示。

由圖6.12可以看出，

LF398由輸入緩沖級、輸出驅動級和控制電路三部分組成。控制電路中A3

主要起到比較器的作用，其中引腳7為參考電壓，當輸入控制邏輯電平高于參考端電壓時，輸出一個低電平信號驅動開關S閉合，此時輸入信號經A1后跟隨輸出到A2

，再由A2

的輸出端跟隨輸出，同時向保持電容(接引腳6端)充電。而當8端的控制邏輯電平低于參考端電壓時，A3輸出一個高電平信號使開關S斷開，以達到非采樣時間內保持器仍保持原來輸入的目的。因此A1和A2是跟隨器，其作用主要是對保持電容輸入和輸出端進行阻抗變換，以提高采樣/保持放大器的性能。圖6.12LF398的結構和引腳圖

2.LF398的性能參數(shù)

LF398的性能參數(shù)如下:

·反饋型采樣/保持放大器。

·片內無保持電容。

·采樣時間(10V級，到0.01%):20μs

·增益誤差:0.01%。

·下降率:3mV/s(標準)。

·失調電壓:7mV。

·保持電容:0.01μF。

3.LF398的應用

如圖6.13所示為LF398的典型應用電路圖。此時，邏輯控制電壓從8腳輸入，當輸入高電平時，

LF398進行采樣;當輸入低電平時，

LF398保持采樣值不變。圖6.13LF398的典型應用

如圖6.14所示為應用了LF398的峰值采集電路。當信號處于上升階段，即V1

>V2時，比較器輸出為高電平;當信號達到峰值后，即V1

<V2

時，比較器電平反轉，成為低電平，啟動A/D即可獲得此時的峰值電平。如果給采樣/保持放大器一個恒定保持信號，將保持住峰值。圖6.14應用LF398的峰值采集電路

6.3信號放大電路

6.3.1放大電路原理各種非電量的測量通常由傳感器將其轉換為電壓(或電流)信號，此電壓信號一般可能較弱，最小的為0.1μV，而且動態(tài)范圍較寬，且往往有很大的共模干擾。因此，在傳感器后面大都需要接大器電路，以便與A/D轉換器所需的電平極性匹配，充分利用A/D的精度。同時，信號放大電路還應起阻抗變換作用，隔離后面的負載對傳感器的影響，并充分抑制共模干擾。

由于傳感器的輸出阻抗一般很高，輸出電壓幅度很小，再加上工作環(huán)境惡劣，因此要求信號放大電路具有高輸入阻抗、高共模抑制比、低失調與漂移、低噪聲及高閉環(huán)增益穩(wěn)定性等。本節(jié)介紹幾種由運算放大器構成的高共模抑制比放大器電路。

1.同相串聯(lián)差動放大器

圖6.15為同相串聯(lián)差動放大器。電路要求兩只運算放大器的性能參數(shù)基本匹配，且在外接電阻元件對稱的情況下(即R1=R4

，

R2=R3

)，電路可獲得很高的共模抑制比，此外還可以抵消失調及漂移誤差電壓的作用。圖6.15同相串聯(lián)差動放大器

該電路的輸出電壓由疊加原理可得

從而求得差模閉環(huán)增益為

2.同相并聯(lián)差動放大器

圖6.16為同相并聯(lián)差動放大器。該電路與圖6.15電路一樣，仍具有輸入阻抗高、直流效益好、零點漂移小、共模抑制比高等特點，在傳感器信號放大中得到廣泛應用。

由圖6.16可知:圖6.16同相并聯(lián)差動放大器

將I代入Uo1

、Uo2

可得

由此可得差模電路的閉環(huán)增益為

該電路若用一可調電位器代替R7

，則可以調整差模增益的大小。該電路要求A3

的外接電阻嚴格匹配，因為A3

放大的是A1、A2輸出之差。電路的失調電壓是由A3引起的，降低A3的增益可以減小輸出溫度漂移。

6.3.2AD620集成儀表放大器

1.AD620原理

AD620集成儀表放大器的引腳圖如圖6.17所示。其中1、8腳要跨接一個電阻RG

來調整放大倍率，

4和7腳需提供正負相等的工作電壓，由2、3腳輸入的電壓即可從6腳輸出放大后的電壓值。5腳是參考基準，如果接地則6腳的輸出即為與地之間的相對電壓。AD620的放大增益關系式如式(6.8)所示，通過式(6.8)可推算出各種增益所要使用的電阻值RG

。圖6.17AD620集成儀表放大器的引腳圖

AD620的基本特點為精度高、使用簡單、低噪聲，增益范圍為1~1000，只需一個電阻即可設定，電源供電范圍±2.3~±18V，而且耗電量低，可用電池驅動，方便應用于可攜式儀器中。

2.AD620基本放大電路

AD620非常適合壓力測量方面的應用，如用于一般壓力測量器的電橋電路的信號放大。圖6.18為基于AD620的壓力測試電路圖。其中由3kΩ電阻組成的電橋為壓力傳感

器，產生的差動信號分別接入AD620的3腳和2腳。增益電阻RG選為499Ω，增益值為100。由AD705組成跟隨電路，使ADC的參考地和AD620的參考電壓固定在D705的正輸入端。而AD705的正輸入端的電壓為2V(由20kΩ和10kΩ電阻產生)。這樣由AD620輸出的電壓在2V上下波動，適于ADC采集。圖6.18AD620壓力測試電路

AD620也可以作為心電圖測量使用。圖6.19為AD620組成的心電圖測試電路。圖6.19中RG選為8.25kΩ，增益值為7。AD620輸出的信號經過0.03Hz的高通濾波器后，再經143倍放大作為輸出信號。這樣設計是因為心電信號本身含有一定的低頻成分，如果直接高增益放大，會造成后電路飽和。由于人體心電信號中含有較強的50Hz工頻共模干擾，因此AD620的使用可以很好地抑制共模干擾。但由于人體左右手的共模干擾有可能相位不一致，因此電路中人體右腿電極通過C1

和R1

、R2

、R3

接入AD620的1、8腳，可以更好地同步工頻干擾相位。圖6.19AD620心電圖測試電路

由于AD620的耗電量低，電路中電源可用3V干電池驅動，因此AD620可以應用在許多可攜式的醫(yī)療設備中。

6.4MAX260濾波芯片

信號在被ADC采樣之前一般要進行濾波，一來為了使其滿足采樣定理，同時去除信號中的干擾或噪聲成分。傳統(tǒng)的RC、LC等濾波電路可以實現(xiàn)信號的濾波功能，但對元器件的參數(shù)精度要求比較高，設計和調試也比較麻煩。美國Maxim公司生產的可編程濾波器芯片MAX260可以通過編程對各種低頻信號實現(xiàn)低通、高通、帶通、帶阻以及全通濾波處理，且濾波的特性參數(shù)，如中心頻率、品質因數(shù)等，可通過編程進行設置，電路的外圍器件也較少。下面介紹MAX260的功能以及由它構成的濾波器電路。

MAX260芯片是Maxim公司推出的雙二階通用開關電容有源濾波器，可通過微處理器精確控制濾波器的傳遞函數(shù)(包括設置中心頻率、品質因數(shù)和工作方式)。它采用CMOS

工藝制造，在不需外部元件的情況下，控制MAX260引腳就可以構成各種帶通、低通、高通、陷波和全通濾波器。圖6.20是MAX260的引腳封裝和內部結構示意圖，表6.1是MAX260引腳說明。圖6.20MAX260封裝和內部結構(a)引腳封裝;(b)內部結構

MAX260由2個二階濾波器(A和B兩部分)、2個可編程ROM及邏輯接口組成。每個濾波器部分又包含2個級聯(lián)的積分器和1個加法器。該芯片的主要特性如下:

(1)配有濾波器設計軟件，可改善濾波特性，帶有微處理器接口。

(2)可控制64個不同的中心頻率f0

、128個不同的品質因數(shù)Q

及4種工作模式。

(3)對中心頻率f0

和品質因數(shù)Q可獨立編程。

(4)時鐘頻率與中心頻率比值(fclk/f0

)精度可達到1%。

MAX260濾波器可設為二階低通、帶通和高通濾波器。

二階低通濾波器的傳遞函數(shù)為

帶通濾波器的傳遞函數(shù)為

高通濾波器的傳遞函數(shù)為

中心頻率為

MAX260通過A0~A3腳、D0

、D1

腳和WR提供對微處理器的接口。通過微處理器接口用戶可以對MAX260內的儲存單元寫入特定的數(shù)值，實現(xiàn)對濾波器類型、中心頻率f0和品質因數(shù)Q的設定。

通過對表6.2中的M0和M

1的設定可以將MAX260設定為4種不同的工作模式。其中工作方式1可實現(xiàn)低通和帶通濾波器，信號分別由LP和BP腳輸出。工作方式2也可實現(xiàn)低通和帶通濾波器，信號分別由LP和BP腳輸出。相對于方式1，可實現(xiàn)較高的Q值和較低的噪聲。工作方式3可實現(xiàn)高通濾波器，信號由HP腳輸出;工作方式4可實現(xiàn)全通濾波器，信號由HP腳輸出，以實現(xiàn)信號的群延時補償，并且可與方式1聯(lián)合使用。

另外，

MAX260在程序控制方面還為用戶提供了專門的開發(fā)工具和編程軟件，可以方便地設定芯片的模式和狀態(tài)。

6.5存儲電路

存儲器是具有記憶功能的部件，用來存放程序和數(shù)據(jù)，是計算機不可缺少的重要組成部分。記錄1位二進制信息的最小存儲單元稱為存儲位元(MemoryCell)。從初期的汞、鎳延遲線，到目前廣泛使用的超大規(guī)模集成電路存儲芯片，隨著計算機的廣泛應用和發(fā)展，計算機存儲器種類不斷增加、功能不斷增強、容量大幅度提高。

6.5.1存儲器概述

1.存儲器的分類

存儲器技術發(fā)展很快，不斷出現(xiàn)新的存儲介質和存儲元器件，不僅存取方式多種多樣，而且速度差異懸殊，保存信息的方式和手段也是千差萬別?？梢詮南旅鎻乃膫€不同的角度對存儲器進行分類。

1)按在系統(tǒng)中的作用

根據(jù)存儲器在系統(tǒng)中的作用不同，存儲器可分為主存儲器、輔助存儲器和高速緩沖存儲器。

(1)主存儲器:簡稱主存，用來存放當前運行時所需要的程序和數(shù)據(jù)，以便向CPU快速地提供信息。相對于輔助存儲器而言，主存的存取速度快，但容量較小，且價格較高。由于主存設置在主機的內部，故又稱“內存儲器”。

主存容量一般在幾百千字節(jié)到幾百兆字節(jié)之間，指令可直接訪問。對于主存，從物理結構上看，若干個存儲位元組成一個存儲單元。一個存儲單元可存放一個機器字(Word)或一個字節(jié)(Byte)。存放一個機器字的存儲單元，稱字存儲單元。存放一個字節(jié)的存儲單元，稱字節(jié)存儲單元。

(2)輔助存儲器:簡稱輔存，用來存放當前暫不參與運行的以及一些永久性保存的程序、數(shù)據(jù)和文件，在CPU需要處理時再成批地同主存交換。其特點是存儲容量大、價格

低，但存取速度較慢，由于輔存一般在主機的外部，故又稱為“外存儲器”。

同主存相比，輔存容量相當大，通常在幾十兆字節(jié)(2

20B)到幾百吉字節(jié)(230

B)之間，有的甚至達到幾太字節(jié)(

240

B)，輔存存取速度比主存至少慢兩個數(shù)量級。

(3)高速緩沖存儲器(Cache):簡稱緩存，位于主存和CPU之間，存放當前正在執(zhí)行程序的部分程序段或數(shù)據(jù)，以便向CPU快速提供馬上要執(zhí)行的指令或數(shù)據(jù)。其速度可與CPU匹配，存取時間在幾納秒到十幾納秒之間，存儲容量一般在幾千字節(jié)到幾兆字節(jié)之間。

2)按存儲介質

根據(jù)存儲介質的不同，存儲器可分為半導體存儲器、磁存儲器和光盤存儲器。

(1)半導體存儲器:目前應用相當廣泛，半導體存儲器的種類也很多，可以說幾乎每個數(shù)據(jù)采集系統(tǒng)都帶有半導體存儲器存放程序和數(shù)據(jù)。

(2)磁存儲器:用非磁性金屬或塑料作基體，在其表面涂敷、電鍍、沉積或濺射一層很薄的高導磁率和硬矩磁材料的磁面，用磁層的兩種剩磁狀態(tài)記錄信息“1”和“0”。基體和磁層合稱為磁記錄介質。計算機中目前廣泛使用的是磁盤存儲器。

磁存儲器是通過磁記錄介質作高速旋轉或平移，借助于軟磁材料制作的磁頭實現(xiàn)讀/寫。因為它采用機械運動方式，所以存取速度遠低于半導體存儲器，為ms級。磁存儲器的存儲位元是磁層上非常小的磁化區(qū)域，可以小至20μm2

，所以存儲容量可以很大，與半導體存儲器相比，每位價格低得多，因此廣泛用作輔存。

(3)光盤存儲器:和磁存儲器類似，光盤存儲器也是將用于記錄的薄層涂敷在基體上構成記錄介質。不同的是光盤存儲器基體使用的圓形薄片由熱傳導率很小、耐熱性很強的

有機玻璃制成。在記錄薄層的表面再涂敷或沉積保護薄層，以保護記錄面。

光盤存儲器是目前輔存中記錄密度最高的存儲器，存儲位元區(qū)域可小至1μm2

，存儲容量很大且盤片易于更換，但其缺點是存儲速度比硬盤低一個數(shù)量級。

3)按存儲方式

根據(jù)存儲方式的不同，存儲器可分為隨機存取存儲器、只讀存儲器、順序存取存儲器、直接存取存儲器。

(1)隨機存取存儲器(RadomAccessMemory，

RAM):以存儲單元為單位組織信息和提供訪問，

CPU通過指令可隨機寫入或讀出信息。所謂“隨機”是指對存儲器的任何存儲單元都可隨時訪問并且訪問所需時間都是相同的，與存儲單元所處的物理位置無關。原因是這種存儲器對每個存儲單元都有唯一的、由電子線路構成的尋址機構。這類存儲器的特點是速度快、訪問時間是ns級，用作Cache和主存，目前廣泛使用的是半導體存儲器。

(2)只讀存儲器(ReadOnlyMemory，

ROM):除正常工作時只能隨機讀出信息、不能隨機寫入信息外，其他特征均同RAM。ROM中的信息是在事先寫入的，信息一旦寫入后，便可長期保存。目前廣泛使用的是半導體大規(guī)模集成電路ROM。根據(jù)用戶要求不同，寫入方式也存在很大差異。依寫入方式不同ROM又分為兩類。第一類是掩膜ROM

(MaskedROM，

MROM)，它是在制造時使用掩膜工藝將信息寫入存儲器，用戶不能作任何改動，只能從中讀出信息。第二類是可編程ROM，即PROM(ProgrammableROM)。生產廠家在制造存儲器時，就寫入全“1”或全“0”，用戶根據(jù)自己需要可多次擦除和改寫。

(3)順序存取存儲器(SerialAccessStorage，

SAS):該存儲器中的信息按文件組織，一個文件可包含若干個數(shù)據(jù)塊，一個數(shù)據(jù)塊又包含若干個字節(jié)，它們順序地記錄在存儲介

質上，存取時以塊為單位，只能順序查找塊號，找到后即成塊順序讀/寫，所以存取時間與信息所處的物理位置關系極大。這類存儲器速度慢、容量大、成本低，常作為后援輔存。磁帶存儲器屬于此類存儲器。

(4)直接存取存儲器:這種存儲器信息的組織與順序存取存儲器相同，存取信息也是以塊為單位。它是介于隨機存取和順序存取之間的一種存儲器。對信息的存取分兩步進行，首先隨機指向存儲器的一個區(qū)域，如磁道和光道，然后對這一部分區(qū)域進行順序存取。磁盤和光盤屬于此類存儲器。

4)按信息的可保存性

根據(jù)信息的可保存性的不同，存儲器可分為揮發(fā)性存儲器(VolatileMemory)和非揮發(fā)性存儲器(NonvolatileMemory)。

揮發(fā)性存儲器亦稱易失性存儲器，這種存儲器的特點是斷電后信息即丟失。非揮發(fā)性存儲器亦稱非易失性或永久性存儲器，這種存儲器特點是斷電后信息不丟失。半導體隨機存取存儲器為揮發(fā)性存儲器，半導體只讀存儲器、磁存儲器和光盤存儲器都是非揮發(fā)性存儲器。

2.存儲器的性能指標

1)存儲容量

存儲容量是指存儲器可以存儲的二進制信息量。表示方法為:存儲容量=存儲單元數(shù)×每單元二進制位數(shù)。

2)最大存取時間

存儲器的存取時間定義為訪問一次存儲器(對指定單元寫入或讀出)所需要的時間，這個時間的上限值即為最大存取時間。最大存取時間越短，芯片的工作速度越快。

3)可靠性

可靠性指存儲器對電磁場及溫度等變化的抗干擾能力。

4)其他指標

其他指標如體積、功耗、工作溫度范圍、成本等也是存儲器的重要性能指標。

6.5.2半導體存儲器

半導體存儲器可分為RAM和ROM。RAM即隨機讀/寫存儲器，它屬于非永久性記憶存儲器，用來存放需改變的程序、數(shù)據(jù)、中間結果及作為堆棧等;ROM即只讀存儲器，

它屬于永久性記憶存儲器，用來存放固化系統(tǒng)的設備驅動程序、不變的常數(shù)和表格等。

1.隨機存儲器RAM

按制造工藝RAM可分為雙極型和MOS型。雙極型RAM用晶體管組成基本存儲電路，其特點是存取速度快，但與MOS型相比，集成度低、功耗大、成本高，常用來制造Cache。

MOS型RAM用MOS管組成基本存儲電路，存取速度低于雙極型，但集成度高、功耗低、成本低、應用廣泛。MOS型RAM又可分為靜態(tài)(SRAM)和動態(tài)(DRAM)兩類。

SRAM基本存儲單元電路如圖6.21(a)所示;DRAM基本存儲單元電路如圖6.21(b)所示。

1)SRAM

如圖6.21(a)所示，常用的SRAM基本靜態(tài)存儲單元電路由6個MOS管Q1~Q6

組成。其中Q1

和Q2

組成一個觸發(fā)器，

Q3

和Q4

為負載管，

Q5

和Q6

為控制門。

Q1

截止時，

A點輸出高電平。這使Q2

導通，

B點輸出低電平。B點的低電平又保證了Q1

的截止?？梢栽O定存儲電路的這種情況為狀態(tài)“1”。

同樣分析可得，如果Q1

導通，則Q2

截止。A點輸出低電平，

B點輸出高電平。設定存儲電路的這種情況為狀態(tài)“0”。圖6.21SRAM和DRAM的基本存儲單元(a)SRAM的基本存儲單元;(b)DRAM的基本存儲單元

2)DRAM

如圖6.21(b)所示，

DRAM的存儲單元電路只用一個管子Q和一個電容C組成。寫入時，字選擇線為“1”，

Q管導通，寫入信號由數(shù)據(jù)線存入電容C中;讀出時，

Q管也導通，電容C中的電荷經Q管送到數(shù)據(jù)線。

動態(tài)RAM使用管子少，芯片的位容量大，但在讀出時，電容中的電荷損失較多，需用刷新電路進行恢復。

3)SRAM和DRAM的共同點

(1)斷電后記憶內容丟失。

(2)既可讀亦可寫。

4)SRAM和DRAM的區(qū)別

(1)從存放一位信息的基本存儲電路來看，

SRAM由六管結構的雙穩(wěn)態(tài)電路組成，而DRAM是由單管組成，是靠分布電容來記憶信息的。

(2)SRAM的內容不會丟失，除非對其改寫，

DRAM除了對其進行改寫或掉電，若隔相當長時間時，其中的內容會丟失，因此，

DRAM每隔一段時間就需刷新一次，在70℃的情況下，典型的刷新時間間隔為2ms。

(3)DRAM集成度高，而SRAM的集成度低。

2.只讀存儲器ROM

只讀存儲器ROM又分為掩膜ROM、PROM、EPROM、EEPROM。

1)掩膜ROM

掩膜ROM在出廠時，廠家采用光刻掩膜技術將程序置入其中，用戶使用時，只能進行讀操作，不能再改寫存儲器中的信息。掩膜ROM的存儲單元電路如圖6.22所示。圖6.22掩膜ROM的存儲單元電路(a)狀態(tài)“0”;(b)狀態(tài)“1

”

由圖6.22看出，掩膜ROM基本存儲單元電路中Q0

是負載管。字線與位線的交叉處為一個存儲單元。交叉處有無管子，由掩膜工藝決定。選中字線時，其電平為高。若存儲單元有管子，如圖6.22(a)所示，則管子導通，位線輸出低電平，即“0”;若存儲單元無管子，如圖6.22(b)所示，則位線輸出高電平，即“1”。

2)PROM

PROM即可編程ROM。用戶可按照自己的需要進行一次且只能進行一次編程(寫操作)，一經編程PROM就只能執(zhí)行讀出操作了。

PROM的基本存儲單元一般是二極管。編程時，通過寫入電路可把一些二極管燒斷。燒斷的二極管表示“1”，沒燒斷的二極管表示“0”。PROM一旦編程，就再不能改變。

3)EPROM

EPROM即可擦除編程ROM，是指用戶借助特殊手段寫入信息(編程)且能用紫外線擦除信息并可重復編程的ROM。

4)EEPROM

EEPROM即電可擦可寫ROM。EEPROM的基本存儲單元與EPROM類似。EEPROM可用電擦除，不需紫外線，而且寫入和擦除電流都很小，可用普通電源供電。

EEPROM的另一個優(yōu)點是可按字節(jié)擦除，把一部分存儲單元的內容擦除，而保留另一部分存儲單元的內容不變。

6.5.3常用存儲器

1.靜態(tài)RAM(SRAM)

1)靜態(tài)RAM的結構和特性

隨著CPU主頻不斷提高，對存儲器存取速度要求也越來越高，因此目前在許多數(shù)據(jù)采集系統(tǒng)中常常利用靜態(tài)存儲器作為存儲器。常用的靜態(tài)RAM芯片有6116、6264和

62256等。下面我們以典型產品62256為例來說明靜態(tài)SRAM的使用。

圖6.23為芯片62256的管腳排列及管腳名稱，該芯片內部含有32KB存儲單元。62256共有28條引腳，其中有15根地址線，可訪問215=32768(32KB)存儲單元;8根數(shù)據(jù)線以及2根電源線，以及3個控制引腳控制對存儲器的讀/寫。圖6.2362256的引腳及其定義

2.EPROM

1)EPROM的結構和特性

常用的EPROM芯片有2716、2732、2764、27128、27256和27512等。下面以2716為例進行講解。

2716采用N通道FAMOS工藝。2716有2×1024個存儲單元，每個單元8位，共有16×1024位。2716采用DIP封裝，共24個引腳。各引腳的意義如下:

(1)A0~A10:地址輸入線。

(2)D0~D7:三態(tài)數(shù)據(jù)總線，讀或編程校驗時為數(shù)據(jù)輸出線，編程時為數(shù)據(jù)輸入線，維持或編程禁止時呈高阻抗。

(3)CE:選片信號輸入線，低電平有效。

(4)PGM:編程脈沖輸入線。

(5)OE:讀選通信號輸入線，低電平有效。

(6)Vpp:編程電源輸入線，該值因芯片型號和制造廠商而異。

(7)VCC:主電源輸入線，一般為+5V。

(8)GND:線路地。

2)EPROM的操作方式

EPROM的主要操作方式有以下5種:

(1)編程方式:把程序代碼(機器指令、常數(shù))固化到EPROM中。

(2)編程校驗方式:讀出EPROM中的內容，檢驗編程操作的正確性。

(3)讀出方式:CPU從EPROM中讀取指令或常數(shù)。

(4)維持方式:數(shù)據(jù)端呈高阻。

(5)編程禁止方式:適用于多片EPROM并行編程不同數(shù)據(jù)。

3.串行可編程EEPROM

常用的串行可編程EEPROM芯片有ATMEL公司的24C01A、24C02A、24C04A、24C08A和24C016A，它們的存儲空間分別為1K(128×8)、2K(256×8)、4K(512×8)、8K(1024×8)和16K(2048×8)存儲位。要使用這些串行可編程EEPROM，必須使用I2C總線，見第9章。

串行電可擦除可編程只讀存儲器24C××系列芯片的結構和功能基本相同，下面我們以24C02A為例進行講解。圖6.24(a)為24C02A的引腳定義，圖6.24(b)為它的內部結構圖。圖6.2424C02A(a)引腳定義;(b)內部結構圖

AT24C02EEPROM引腳功能如下:

SCL:輸入時鐘。

SDA:串行輸出/輸入數(shù)據(jù)端，與其他芯片的SDA實現(xiàn)線或”。

A2

、A1

和A0

:為設備可編程頁地址，用于片選芯片，即在一個系統(tǒng)中可以允許多個串行EEPROM使用。如果系統(tǒng)僅有1片24C02A，則A2

、A1

和A0

可以都接地，表示片選的是0頁存儲單元。

WP:寫保護。24C02A具有一個寫保護引腳，提供對硬件數(shù)據(jù)的保護。WP引腳接地時，可允許芯片正常讀/寫。若WP和VCC相連，則對芯片實現(xiàn)寫保護，禁止存儲器寫入。

當24C02A與CPU連接時，

SDA必須與具有雙向輸入輸出功能的可編程管腳相接。同時時鐘信號線與數(shù)據(jù)線都必須通過上拉電阻接+5V電源。圖6.25為單片24C02A與CPU的連接圖。其中PF為可編程輸入/輸出管腳。

每個24C02存儲芯片的3個地址引腳A2

A1A0的取值均通過硬件連接設置，A2

A1A0的值相當于地址的低3位的值，而地址位的高4位的值，廠家規(guī)定為1010。如果按圖6.25的連接方式，則該24C02A的7位識別地址為1010000

6.5.4存儲器與CPU的連接

1.概述

在微型計算機中，

CPU要頻繁地和存儲器交換數(shù)據(jù)，

CPU在對存儲器進行讀/寫操作時，總是首先在地址總線上給出訪問某一單元的地址信號，然后再發(fā)出相應的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。因此，存儲器與CPU的連接主要應包括地址線的連接、數(shù)據(jù)線的連接和控制線的連接。在連接時應考慮以下問題。

1)負載能力

通常，

CPU總線的直接負載能力是帶一個標準TTL門(或20個MOS器件)，存儲器芯片多為MOS電路，因為MOS器件輸入阻抗大，所以其直流負載很少，主要是容性負載，一般不會超載。在小型數(shù)據(jù)采集系統(tǒng)中，

CPU可以直接和存儲器芯片相連，但是當CPU和大容量的存儲器相連時應考慮總線的驅動問題，即應當考慮在總線上增加緩沖器或總線驅動器以增加CPU總線的帶負載能力。由于地址總線和控制總線是單向的且總是由CPU發(fā)出，因此常用單向緩沖器(例如74LS244)或驅動器(例如74LS373和Intel8282)，而CPU與存儲器和其他I/O接口相連接的數(shù)據(jù)總線總是雙向的，故要使用雙向總線驅動器，如74LS245和Intel8286/8287。

2)速度匹配

在一個微機數(shù)據(jù)采集系統(tǒng)中，

CPU對存儲器的讀/寫操作是很頻繁的，因此，在考慮存儲器與CPU連接時，必須考慮存儲器芯片的工作速度能否與CPU的讀/寫時序相匹配，這是關系到整個微機數(shù)據(jù)采集系統(tǒng)工作效率高低的關鍵問題。

當CPU在對存儲器進行讀操作時，

CPU在發(fā)出地址和讀命令后，存儲器必須在規(guī)定的時間內給出有效數(shù)據(jù)(即將讀出數(shù)據(jù)送入數(shù)據(jù)總線)。而當CPU對存儲器進行寫操作時，存儲器必須在寫脈沖規(guī)定的時間內將數(shù)據(jù)寫入指定的存儲單元，否則就無法保證迅速準確地傳送數(shù)據(jù)。所以，應考慮選擇速度能與CPU相匹配的存儲器芯片。若芯片已選定，則應考慮如何插入等待周期問題。

4)存儲器組織

單片存儲器芯片的容量總是有限的，因此，在構成一個數(shù)據(jù)采集系統(tǒng)的存儲器時，一般要由若干個存儲器芯片來組成。這就涉及到如何對這些芯片進行合理排列、連接，以及如何和CPU的地址總線、數(shù)據(jù)總線的連接問題。

一個存儲器系統(tǒng)通常由多片存儲器芯片組成，每個芯片內又由若干個存儲單元組成，為保證每次讀/寫操作時CPU能唯一地選中一個指定單元，必須進行兩級選擇。首先是從若干芯片中選擇某一芯片，稱為片選，然后再從該芯片中選擇某一單元，稱為片內選擇(或者叫做字選)。一般用地址總線高位經外部地址譯碼器譯碼產生片選信號，用地址總線的低位地址直接輸入到芯片的地址引腳，經芯片內部地址譯碼器來選中指定單元。

2.譯碼器

常用的地址譯碼器有74LS154(416譯碼器)、74LS138(38譯碼器)和74LS139(雙24譯碼器)。這三個譯碼器的輸出均為低有效，特別適合作為地址譯碼器，因為絕大多數(shù)存儲元件的片選都是低有效。

6.6顯示電路

顯示器和鍵盤是人與微機數(shù)據(jù)采集系統(tǒng)之間信息交互的主要媒介。其中顯示器是輸出設備(相對微機系統(tǒng)來說)，是指微機數(shù)據(jù)采集系統(tǒng)直接向人提供計算結果信息的設備，常用的輸出設備是CRT顯示器、LED和LCD數(shù)碼顯示器;而鍵盤屬于輸入設備，是指將人的操作信息送入微機數(shù)據(jù)采集系統(tǒng)的外部設備，常用的輸入設備是鍵盤。

6.6.1發(fā)光二極管(LED)

在微機數(shù)據(jù)采集系統(tǒng)中，發(fā)光二極管(LED)常常作為重要的顯示手段，它可以顯示系統(tǒng)的狀態(tài)，以及數(shù)字和字符。由于LED顯示器的驅動電路簡單，易于實現(xiàn)并且價格低廉，

因此在很多應用場合下，它是最常用、最簡便的顯示器。另外，隨著多媒體技術的發(fā)展，以LED組成的顯示屏也被用作各種公共場所中的顯示媒體，如機場、火車站、商業(yè)中心和證券交易所等公共場合的信息和廣告的顯示。目前與多媒體計算機相結合的LED顯示技術已得到了快速的發(fā)展。下面討論有關LED顯示器及其接口原理。

1.結構功能

發(fā)光二極管(LED)又稱為數(shù)碼管，是利用發(fā)光二極管顯示字段的顯示器件。常用的發(fā)光二極管由7段發(fā)光管組成，構成一個8字形，如圖6.26所示。用適當?shù)碾娦盘柨刂?，可使某些段顯示，另外一些段不顯示，就可以組成各種不同的字形，包括0~9十個數(shù)字及A~F六個英文符號。圖6.267段碼顯示數(shù)字

LED是一種由半導體PN結構成的固態(tài)發(fā)光器件，在正向導電時能發(fā)出可見光，常用的有紅色的、綠色的，也有藍色的，其發(fā)光顏色與發(fā)光效率取決于制造的材料與工藝，發(fā)光強度與其工作電流有關。它的發(fā)光時間常數(shù)約為10~200μs，其工作壽命可長達10萬小時以上，可靠性好。

LED中的PN結具有類似于普通半導體二極管的伏安特性。在正向導電時其端電壓近于恒定，通常約為1.6~2.4V，其工作電流一般約為10~200mA。它適合與低電壓的數(shù)字

集成電路器件匹配工作。

組成LED管7個段的二極管可以接成共陰極連接方式(如圖6.27所示)，也可接成共陽極連接方式。共陰極就是所有二極管的陰極都接地，陽極受控。共陽極就是所有二極管的陽極都接正電源，陰極受控。圖6.27共陰極接法

2.譯碼

采用圖6.27所示的共陰極接法時，要想LED顯示數(shù)字2，就要把圖中的a、b、g、e和d5個段對應的發(fā)光二極管點亮。如果從a到g的各位輸入中，凡是為1的相應段點亮的話，那么全部輸入的數(shù)據(jù)應為1101101，即在LED管的陽極輸入1101101就可顯示數(shù)字2。

如何由數(shù)字2(相應的BCD碼0010)變換為LED的輸入碼(7段碼)1101101呢?這就需要譯碼處理。可以采用硬件譯碼和軟件譯碼兩種方法。

3.靜態(tài)顯示

在多位數(shù)字靜態(tài)顯示系統(tǒng)中，每位數(shù)字顯示器分別都應有各自的鎖存、譯碼與驅動器。用它們分別鎖存每位將要顯示的BCD碼，經各自的譯碼器將四位BCD數(shù)碼變換為七

位段碼，供段驅動電路連續(xù)地驅動相應數(shù)字顯示器的每個顯示段。僅在需要改變顯數(shù)數(shù)字時，才需更新其數(shù)字顯示器的鎖存、譯碼與驅動器的內容。

4.動態(tài)顯示

如圖6.27所示，數(shù)碼管采用共陰極接法時，數(shù)碼管的陰極公共端相當于一個總開關，一般稱之為位碼開關，當它為高電平時，數(shù)碼管全滅;當它為低電平時，根據(jù)發(fā)光二極管陽極(一般稱為段碼或字型碼)的狀態(tài)或滅或暗。同理，當數(shù)碼管采用共陽極接法時，數(shù)碼管的公共端也相當于一個總開關。

所以在多位顯示時，除了靜態(tài)顯示以外，還可以動態(tài)分時顯示，如圖6.28所示。它的工作原理是將多個顯示器的段碼同名端連在一起，位碼分別控制，利用眼睛視覺暫留效應分別進行顯示。只要保證一定的顯示刷新頻率，看起來的效果和一直顯示是一樣的，但是在電路上卻要簡化很多，從而降低了成本。

在多路分時顯示的情況下，必須適當?shù)剡x用動態(tài)掃描周期，有效地利用顯示余輝效應與人眼視覺殘留功能，以避免顯示閃爍現(xiàn)象。為此，通常要求定時地刷新顯示，掃描刷新周期不應大于20ms。圖6.28LED動態(tài)顯示

LED顯示器的發(fā)光亮度，不僅取決于它的工作電流，還與其工作方式有關。在靜態(tài)顯示方式下，數(shù)字顯示器顯示段的工作電流是恒定的。在動態(tài)顯示方式下，數(shù)字顯示器顯示段的工作電流是脈動的。如果使后者的脈動工作電流等于前者的恒定工作電流，顯然后者的顯示亮度遠不及前者。為了使兩者具有相同的顯示亮度，后者的脈動工作電流應遠大于前者的恒定工作電流，后者的平均工作電流可略低于前者的恒定工作電流。

與靜態(tài)顯示方式相比，動態(tài)顯示方式雖然大大地節(jié)省了系統(tǒng)硬件，但是它需占用微處理器系統(tǒng)的工作時間。如果不是系統(tǒng)有要求，建議不要采用動態(tài)顯示。

5.發(fā)光二極管應用

我們設計3個8段LED管的電路圖(如圖6.29所示)以及微處理器程序來進一步說明LED數(shù)碼管的應用。

圖6.29中采用共陰極接法，使用3個三極管驅動LED。LED由74LS138譯碼管分別點亮，

CPU控制74LS138每隔10ms掃描一次LED。由7447對LED進行顯示操作。CPU用P1口數(shù)顯譯碼器，用P2口控制小數(shù)點。圖6.29LED應用電路

下面一段C51代碼為電路軟件控制程序函數(shù)，此函數(shù)在定時中斷中每10ms調用一次。

6.6.2液晶顯示器(LCD)

液晶顯示器LCD已經成為現(xiàn)代儀器儀表用戶界面的主要發(fā)展方向，可以預見，它將越來越廣泛地應用于微機數(shù)據(jù)采集系統(tǒng)中。LCD液晶顯示不僅省電，而且能夠顯示大量的信息，如各種文字、曲線等，它比LED顯示界面有了質的提高，但點陣式LCD的驅動電路相對復雜一些，價格也較高。

1.LCD的基本結構及工作原理

液晶是一種介于液體和固體之間的熱力學的中間穩(wěn)定物質形態(tài)。其特點是在一定的溫度范圍內既有液體的流動性和連續(xù)性，又有晶體的各向異性，其分子呈長棒形，長寬之比較大，分子不能彎曲，是一個剛性體，中心一般有一個橋鏈，分子兩頭有極性。

LCD器件的結構如圖6.30所示。由于液晶的四壁效應，在定向膜的作用下，液晶分子在正、背玻璃電極上呈水平排列，但排列方向為正交，而玻璃間的液晶分子的排列方向在兩個正交方向間連續(xù)，這樣的構造能使液晶對光產生旋光作用，使光偏轉方向旋轉90°。圖6.30LCD的基本結構圖

圖6.31顯示了液晶顯示器的工作原理。當外部光線通過上偏振片后形成偏振光，偏振方向成垂直排列，當此偏振光通過液晶材料之后，被旋轉90°，偏振方向成水平方向，此方向與下偏振片的偏振方向一致，因此光線能完全穿過下偏振片而達到反射極，經反射后沿原路返回，從而呈現(xiàn)出透明狀態(tài)。當液晶盒的上、下電極加上一定的電壓后，電極部分的液晶分子轉成垂直排列，從而失去旋光性，因此從上偏振片入射的偏振光不能被旋轉，當此偏轉光到達下偏振片時，因其偏振方向與下偏轉片的偏振方向垂直，故被下偏振片吸

收，無法到達反射板形成反射，所以呈現(xiàn)出黑色。根據(jù)需要，將電極做成各種文字、數(shù)字或點陣，就可以獲得所需的各種顯示。圖6.31LCD的工作原理

2.LCD的驅動方式

液晶顯示器的驅動方式由電極引線的選擇方向確定，因此，在選擇好液晶顯示器之后，用戶無法改變驅動方式。液晶顯示器的驅動方式一般有靜態(tài)驅動和動態(tài)驅動兩種。由于直流電壓驅動LCD會使液晶體產生電解和電極老化，從而大大降低LCD的使用壽命，因此現(xiàn)在的驅動方式多用交流電壓驅動。

液晶顯示的驅動與LED的驅動有很大不同，對于LED而言，當在LED兩端加上恒定的導通或截止電壓便可控制其亮或暗。而LCD由于其兩極不能加恒定的直流電壓，因而給驅動帶來復雜性。一般應在LCD的公共極(一般為背極)加上恒定的交變方波信號(一般為30~150Hz)，通過控制前極的電壓變化而在LCD兩極間產生所需的零電壓或二倍幅值的交變電壓，以達到LCD亮或滅的控制。目前已有許多LCD驅動集成芯片，在這些芯片中將多個LCD